电子技术实习

我们用来做模拟实验的软件是EWB（Electonics Workbench）,其工作界面如图在C盘中点击EWB，

而后点击WEWB32即可得上述工作界面，下述的几个仿真实验全部在此平台上实现。

实验一 串联谐振

一、实验目的

1．测定串联谐振电路的谐振频率，并比较测量值与计算值。 2.测定串联谐振电路的带宽，并比较测量值与计算值。 3.测定串联谐振电路的品质因数。 4.测定串联谐振电路的谐振阻抗。

5.测定串联谐振电路谐振时电压与电流之间的相位关系。

6.研究电路电阻变化时对串联谐振电路的谐振频率和带宽的影响。 二、实验器材

信号发生器 1台 双踪示波器 1台 100mH电感 1个 0.25μF 1个 1KΩ电阻 1个 三、实验准备

在图1-1、图1-2所示的电路中，信号频率为串联谐振电路的谐振频率f0时感抗xL等于容抗xc0因为感抗与容抗有1800的相位差，所以在谐振率上总电抗为零，这时总阻抗最小，并且等于电路电阻R。在谐振频率f0上电路电流I最大，因此

XLXC

由此可求得谐振频率

2f0L1/2f0C

f012LC

在图1-1和图1-2所示的电路中，串联谐振电路的带度BW可从频率特性曲线图通过测量低端频率fL和高端频率fH来确定，在这两点上电流I下降为峰值的0.707倍（-3dB）。因此，带宽为

BWfHfL 带宽也可由电路元件值来计算

BW

R 2L1

品质因数Q可反映谐振电路的带宽与谐振频率之间的关系。品质因数越高，则带宽越窄。品质因

f数可用下式计算 Q0

BW

图1-1 串联谐振

在谐振频率上，因为感抗与容抗相等，总电抗为零，总阻为纯电阻性，所以谐振时电路的电压与电流同相。

做这个实验要使用波特图仪，可参考电子工作平台的仪器菜单。

图1-2 串联谐振的频率特性曲线

四、实验步骤

1．电子工作平台上建立如图1-1所示的验电路。单击仿真开关进行动态分析。在表1-1中记录相应频率的节点电压Va和Vb。

表1-1 fHz 100 300 700 1000 3000 4000 VaV VbV ImA ZK 10000 2．按表1-1改变信号发生器的频率，运行动态分析，记录每种频率的峰值电压Va和Vb必要时可调整示波器。

3．据表1-1中的每个Vb值及图1-1所示电路的R值，计算每种频率的电流I，并将结果记

2

录到表中。

4．画出电流I随频率变化的曲线图，频率用对数刻度。

10 8 6 4

2 100 200 500 1K 2K 5K 10K

f0。 5．根据步骤4的曲线图，测定串联谐振电路的谐和振频率f/Hz

6．根据图1-1中的元件值，计算串联谐振电路的谐振频率f0。

7．根据步骤4的曲线图，测定串联谐振电路的带宽BW。 8．根据图1-1中的元件值，计算串联谐振电路的带宽BW。

9．根据步骤7中测量的带宽BW和步骤5中测量的谐振频率f0，计算这个串联谐振电路的品质因数Q。

10．根据表1-1中的Va值和I值，计算每种频率对应的串联谐振电路阻抗Z，将结果记录到表中。

11．作出串联电路阻抗Z随频率f变化的曲线图，频率用对数刻度。 12．根据图1-1中的电路元件值，计算串联谐振电路的谐振阻抗。

13．将信号发生器的频率调整为谐振频率f0，记录电压与电流之间的相位差，必要时可调整示波器的有关参数。

14．在电子工作平台上建立如图1-2所示的实验电路。单击仿真开关进行动态分析。波特图仪将图示串联谐振电路的电流I与频率f之间的函数关系。在纵轴上每个刻度代10mA从曲线图测量并记录谐振频率和带宽。

15．将电阻改为100，重复步骤14，必要时可改变波特图仪的设置。 五、思考与分析

1．步骤6中谐振频率的计算值与曲线测定值比较，情况如何？ 2．步骤8中带宽的计算值与曲线测定值比较，情况如何？

3．根据步骤11中的曲线图，对串联谐振电路的阻抗随频率的变化情况可得出什么结论？ 4．步骤12中算得的谐振阻抗与表1-1中记录的谐振阻抗比较，情况如何？ 5．在步骤13中，对谐振时电压与电流的相位差可得出什么结论？

6．在步骤15中，关于电阻值的变化对谐振频率和带宽的影响可得出什么结论？

I/mA.Z/KΩ

3

实验二 并联谐振

一、实验目的

1．测定并联谐振电路的谐振频率并比较测量值与计算值。 2．测定并联谐振电路的带宽并比较测量值与计算值。 3．测定并联谐振电路的品质因数。

4．测定并联谐振电路的谐振阻抗并比较测量值与计算值。 5．测定并联谐振电路谐振时电压电流之间的相位关系。

6．研究电感的电阻值对并联谐和振电路的谐振频率和带宽的影响。 二、实验器材

信号发生器 1台 双踪示波器 1台 100mH电感 1个 0.25MF电容 1个 10，50K电阻 各1个 三、实验准备

当信号频率为并联谐振电路的谐振频率f0时，电感和电容的无功功率相等，总阻抗为电阻性并且达到最大值，流入电路的电流与电路两端的电压同相，这个电压也达到最大值。在实际的并联谐振电路中，电感的电阻RL对谐振频率是有影响的，因此计算谐振频率f0时应当加以考虑，算式为

CRL fo 1L2LC12如果RL足够小，使1-CRLL近似等于1，则并联谐振电路谐振频率的算式与串联谐振电路相同。

在图2-1和图2-2所示的并联谐振电路中，50K电阻R不是谐振电路的一部分，加上它的目的是使信号源具有恒流作用。因此，交流电源可为并联谐振电路提供一个恒定电流I。在图2-1和

fL高端频率fH来测量，图2-2中，并联谐振电路的带宽BW可通过测定频率特性曲线上的低端频率ƒ

在这两点上并联谐振电路两端的电压Va下降到峰值的0.707倍（-3dB）。因此 /Hz

BWfHfL

品质因数Q反映谐振电路的带宽BW与谐振频率f0之间的关系。品质因数越高，则带宽越窄。品质因数可用谐振时的感抗XL和电感电阻RL来计算

2Q式中，XL2f0L。

XL RL并联谐振电路的带宽BW也可用谐振频率f0和品质因数Q来计算：BWf0 Q这个计算公式仅对高Q值并联谐振电路（Q10）才是比较准确的。并联谐振电路的谐振阻抗Z可通过谐振时的感抗XL和电感电阻RL来计算

2XL ZRLRL

4

这个实验要使用波特图仪，可参考电子工作平台的仪器菜单。

图2-1并联谐振

图2-2并联谐振的频率特性

四、实验步骤

1．在电子工作平台上建立如图2-1所示的实验电路。单击仿真开关进行动态分析。在表2-1中记录每种频率对应的节点峰值电压Va和Vb。 表2-1 f/Hz 100 500 800 1000 1200 2000 5000 Va/mV Vb/mV I/mA Z/k 2．按表2-1中的每个频率改变信号发生器的频率，运行动态分析，记录每种频率相应的峰值电压Va和Vb。必要时可调整示波器。

3．根据表2-1中的每个Vb值和图2-1中的10Ω电阻值，计算每种频率的电流I，并记录到

5

表中。值得注意的是，交流电压源串联大电阻R后可当作交流恒流源。

4．作出并联谐振电路两端的电压Va随频率f变化曲线图，频率用对数坐标。

500

400

300 200

100

100 200 500 1k 2k 5k 10k

ƒ/Hz

5．根据步骤4作出的曲线图，测定并联谐振电路的谐振频率f0。 6．根据图2-1的元件值，计算并联谐振电路的谐振频率f0。 7．根据步骤4的曲线图，测定并联谐振电路的带宽BW。

8．根据图2-1的电路元件值，计算并联谐振电路的品质因数Q。

9．根据步骤8算得的品质因数Q和步骤6算得的谐振频率f0，计算这个并联谐振电路的带宽BW。

10．根据表2-1中每个Va值和I值，计算在每个频率上并联谐振电路的阻抗Z，并将结果记录到表中。

11．作出并联谐振电路的阻抗特性图，频率用对数坐标。

12．根据图2-1中的电路元件值，计算并联谐振电路的谐振阻抗Z。

13．将信号发生器的频率改为步骤6算得的谐振频率f0，运行动态分析，记录电压与电流之间的相位差必要时可改变示波器的设置。

14．在电子工作平台上建立如图2-2所示的实验电路。单击仿真开关进行动态分析。波特图仪将显示并联谐振电路的电压Va与频率f之间的函数关系。测量并记录谐振频率及曲线图的带宽。

15．将线圈电阻RL改为100，重复步骤14。必要时可高速波特图仪。 五、思考与分析

1．步骤6中谐振频率的计算值与曲线测定值比较，情况如何？

2．步骤9中带宽的计算值与步骤7的曲线测定值比较，情况如何？两者之间有何差别？

3．根据步骤11中的曲线图，对并联谐和振电路的阻抗随频率变化的情况可得出什么样结论？ 4．步骤12中谐振阻抗的计算值与2-1中的有关记录比较，情况如何？ 5．在步骤13中，对电压与电流谐振时的相位差可得出什么结论？ 6．关于线圈电阻RL对谐振频率和带宽的影响可作出什么结论？

1/mA,Z/6

实验三 单稳态触发器和多谐振荡器

一、实验目的

1．研究555单稳态触发器的功能。

2．研究由555构成的多谐振荡器的功能。 二、实验器材

5V直流电源 1个 逻辑探头 1个 555定时器 1台 信号发生器 1台 双踪示波器 1台 电容器 1μF、100μF、0.02μF 各1个

0.01μF 2个

电阻 200k、100k、72k、48k、10k、5k、1k 各1个 三、实验准备

单稳态触发器具有三个特点：第一，有一个稳态和一个暂稳态；第二，在外来触发脉冲的作用下，能够从稳态翻转为暂稳态；第三，暂稳态维持一段时间以后将自动返回稳态而暂稳态的维持时间与触发脉冲无关，仅决定于电路本身的参数。

图3-1 555单稳态触发器

图3-1可用来验证555单稳态触发器的逻辑功能。图中TRI为下沿触发脉冲输入端，由时钟逻辑开关CLOCK提供下沿触发脉冲。逻辑探头Output可显示单稳电路的输出状态，稳态Out=0，暂稳态时Out=1。暂稳态的维持时间tw由RC电路的时间常数来决定，其计算公式为

tw1.1RC

图3-2为测试555单稳态触发器时间波形的电路。信号发生器将一系列短周期方波脉冲加到单稳电路的下沿触发器输入端TRI，示波器将显示触发输入端TRI和输出端Out波形。

图3-3是一个用555定时器连成的多谐振荡器电路。电路的振荡频率f和输出矩形波的占空比由外接元件RA、RB和C1决定。C2为控制输入端CON的旁路电容，对振荡频率没有什么影响，在有些情况下可以去掉。振荡频率f可由输出脉冲的周期求出，即

f

1 T7

图3-2 555单稳电路的时间波形

占空比q为用百分数表示的多谐振荡器输出高电平的时间t2与周期T之比，即

q t2100%T对于图3-3所示的多谐振荡电路，在一周内输出低电平的时间t1、输出高电平的时间t2、振荡周期T、振荡频率f及占空比q的近似值可由下列公式求出

t10.7RBC1t20.7RARBC1 Tt1t20.7RA2RBC1

f11.43TRA2RBC1

qt2RA

t1t2RARB

8

图3-3 555多谐振荡器

四、实验步骤

1．在EWB平台上建立如图3-1所示的实验电路，这是一个验证单稳态触发器逻辑功能的虚拟实验电路。逻辑探头Output检测单稳电路输出Out的高低电平。逻辑开关CLOCK为单稳电路触发输入端TRI提供下沿触发信号，开始时这个逻辑开关应该接高电平。单击仿真开关进行动态分析，同时按计算机键盘上的空格键Space两次，给单稳电路触发端加上一个下沿触发脉冲，测量并记录单稳电路输出高电平（Out=1，逻辑探头Outptut发红光）的持续时间tw。 2．根据电阻值R和电容值C，计算555单稳电路输出高平的持续时间tw。

3．单击开关停止仿真。将电阻值改为200k，这时逻辑开关CLOCK应当接高电平。单击仿真开关进行动态分析，同时连续按键盘上的空格键两次，给单稳电路的触发端加上一个下沿触发信号，测

。 量并记录单稳电路输出高电平的持续时间tw4．单击开关停止仿真。在EWB平台上建立如图3-2所示的实验电路，这是一个用信号发生器和示波器测量555单稳触发器时间波形的电路。信号发生器和示波器按图设置。

5．单击仿真开关进行动态分析。信号发生器在单稳电路的下沿触发端TRI加上一系列持续时间很短的方波信号，示波器则显示输入及输出信号的波形。 6．单击开关停止仿真。在EWB平台上建立如图3-3所示的实验多谐振荡器电路，示波器按图设置。 7．测量并记录输出低电平的时间t1、输出高电平的时间t2及振荡周期T。 8．测量并记录触发电压的最大值VH及最小值VL。

9．根据步骤7测出的振荡周期T，计算脉冲频率f，单位为Hz。 10．根据步骤7测出的t1、t2及T，计算占空比 q。

11．根据图3-3所示的电路中的电阻值RA、RB及电容值C1，计算t1、t2及T。

12．单击开关停止仿真。将电阻值RA和RB改为48k。单击仿真开关进行动态分析。等振荡稳定后按计算机键盘上的F9键暂停仿真。

13．测量并记录输出低电平的时间t1、输出高电平的时间t2及周期T。 14．根据步骤13测出的周期T，计算频率f。

15．根据步骤13测出的t1、t2及T，计算占空比q。

16．根据新的电阻值RA、RB及新的电容值C1，计算t1、t2及T。

17．单击开关停止仿真。将电容值C1改为0.02μF。单击仿真开关进行动态分析。等振荡稳定后，按计算机键盘上的F9键暂停仿真。

18．测量并记录输出低电平的时间t1、输出高电平的时间t2和周期T。 19．根据测出的t1、t2及T，计算占空比 q。 20．根据新测出的周期T，计算频率f。 五、思考与分析

1．说明555时基电路各个引脚的功能。

2．步骤1单稳电路输出脉冲宽度tw的测量值与步骤2的计算值比较，情况如何？ 3．图3-2所示的单稳电路是由输入脉冲信号的上沿触发还是下沿触发？

4．改变输入脉冲信号的频率，图3-2所示的单稳电路输出脉冲宽度会改变吗？ 5．多谐振荡器t1、t2及T的测量值与计算值比较，情况如何？ 6．多谐振荡器输出波形占空比的测量值与计算值比较，情况如何？

9

实验四 异步计数器

一、实验目的

1．研究JK触发器在异步计数器中的应用。

2．研究触发器的传播延迟对异步计数器的影响。 3．测试普通递减异步计数器的功能。 4．测试7493递减异步计数器的功能。 5．研究异步计数器的分频功能。

6．研究怎样改变异步计数器的分频数。 二、实验器材

5V直流电源 1个 逻辑开关 4个 下沿JK触发器74112 4个 异步计数器7493 2个 数字信号发生器 1台 逻辑分析仪 1台 信号发生器 1台 示波器 1台

三、实验准备

当JK触发器的J、K输入端为高电平1时可连成二进制计数器。二进制计数器分为同步计数器和异步计数器。异步计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其它各级触发器则由相邻的低位触发器来触发。因为计数进位信号像波浪一样推进，所以又称为纹波计数器。

一个触发器的传播延迟时间tp为触发器从接收边沿触发输入信号到发生输出状态变化所需要的时间。因为在异步计数器中，后级触发器在前级触发器的输出状态发生变化以前是没有时钟信号输入的，所有的输出不能同时响应计数时钟脉冲的输入，所以从计数脉冲输入到最后一个触发器改变输出之间的延迟时间由触发器的个数N来决定。如果时钟频率过高，则在下一个输入时钟脉冲到达时最后一个触发器还来不及改变输出状态，就会造成计数错误。基于这个原因，异步计数器的最大时钟频率fmax将低于同步计数器的最大时钟频率。对于异步计数器，最大时钟频率可用下式计算

fmax1Ntp

异步计数器常用于分频电路。因为JK触发器的J、K端均为高电平时，仅在时钟脉冲的下沿（或上沿）到达时才改变输出状态，所以在异步计数器中每个触发器输出波形的频率为时钟输入波形频率的一半。

10

图4-1异步计数器

在图4—1所示的电路中用4个下沿JK触发器组成一个4位二进制异步计数器。每个触发器的J、K输入端都接5V电源，即J=K=1，时钟脉冲下沿触发有效。第一个触发器Q0由计数时钟脉冲CLK触发。每个高位触发器的CLK输入端接到相邻低位触发器的Q输出端。当低位触发器的输出由1降为0时，相邻高位触发器被触发。每个触发器的直接复位端都接到计数器的清零端CLR’，当CLR’=0时，计数器清零。每次清零后，CLR’应当接回高电平，否则计数器无法正常工作。 图4—2所示的电路用来研究触发器的传播延迟时间对4位异步计数器的影响。数字信号发生器的时钟输出端将时钟脉冲加到计数器的CLK’输入端。数字信号发生器发出的第一个时钟脉冲为0，对计数器清零，然后所加的脉冲都是1，使计数器进行计数。逻辑分析仪则显示计数器CLK’端的时钟输入波形和Q3~Q0端的计数输出波形。

图4-2 4位异步计数器的时间波形

图4-3 4位异步递减计数器

图4-4 7493异步计数器

11

图4—3电路是由4个下沿JK触发器构成的4位异步二进制递减计数器。在计数器中每个高位 触发器的CLK输入端接到相邻低位触发器的Q’反相输出端。电路的其余部分与图4—1电路完全相同。

图4—4为7493异步二进制计数器，其中4个JK触发器的J、K输入端接高电平，触发器的输出端分别为QA、QB、QC和QD。在计数器内部，由最低位触发器的下沿时钟输入端CLKA和输出端QA组成1位计数器，分频数为2，即输出信号频率为输入时钟信号频率除以2；由另外3个触发器组成3位计数器，其下沿时钟输入端为CLKB，输出端分别为QB、QC和QD，分频数为8。通过外部连接7493也可组成一个16分频的4位二进制计数器，方法是将1位计数器的输出端QA与3位计数器的输入端CLKB相连。这个特性使得7493用起来非常方便，可随意接成1位、3位或4位计数器。7493还有两个高电平复位输入端RO1和RO2。这两个输入端可用来对计数器清0，为了改变计数器的分频还可用它来中止计数。用不同的方式连接计数器，可改变它的分频数，范围是2分频至16分频。

图4-5 7493异步计数器的时间波形

图4—5测试7493异步计数器时间波形的电路。数字信号发生器的时钟输出端CLK给异步计数器加上时钟脉冲，逻辑分析仪则显示时钟脉冲波形和计数器输出波形。当逻辑开关D往下打时，7493

1用CLKA作为时钟输入构成1位计数器，分频数为n22。当开关D往上打时，7493用BKLC3作为时钟输入构成3位计数器，分频数为n28。当开关D仍旧往上打时，若将QA接到CLKB，并将CLKA作为时钟输入端，则7493构成4位计数器，分频数

n2416

计数时高电平复位输入端RO1和RO2要始终接地。

在图4-6中7493接成12进制计数器。电路中QA与BKLC连接使7493构成4位计数器，而且输出端QC和QD接到复位端RO1和RO2。这种连接方式使计数器只在0到12之间进行计数，当第12个时钟脉冲到达时计数器复位，这样就构成了十二进制计数器，分频数为12。

12

图4-6 7493接成十二进制计数器

图4-7 7493分频电路（一）

在图4—7图4—9，7493计数器接成3种分频电路。示波器用来显示时钟输入波形和计数输出波形。仔细观察QA、CLKB、RO1和RO2的连接方式，可确定计数器的分频数，情况与图4—6电路相似。计数器的分频数n还可通过实验来测定，方法是先用示波器测出时钟周期Tc和计数周期To。因为频率为周期的倒数，所以时钟频率fo和计数频率fo分别为

1 Tc1 foTofc最后由fc和fc可求出计数器的分频数n，即

nfc fo

图4-8 7493分频电路（二）

13

图4-9 7493分频电路（三）

在图4—10电路中，用两个7493级联组成异步计数器，以增大计数器的分频数。信号发生器提供100KHZ的方波信号作为计数器的时钟脉冲输入。示波器则显示级联计数器的输出波形。级联计数器的分频数n可通

过实验来测定。用上面所介绍的方法，先测定第一级计数器的分频数n1,再测定第二级计数器的分频数n2，则级联计数器的分频数n等于n1和n2的乘积，即

nn1n2

图4-10 7493分频电路（四）

四、实验步骤

1．在EWB平台上建立如图4—1所示的实验电路，这是一个由4个下沿JK触发器组成的4位异步二进制计数器。逻辑开关C和CLK开始时应当置1。单击仿真开关进行动态分析，按计算机键盘上的C键对计数器清0，然后再按一次C键使CLR’端接回“1”的位置。

2．按键盘上的空格键使CLK’的输入由1降为0，产生一个下沿触发时钟信号。对每个时钟脉冲输入，在表4—1中记录相应的二进制计数输出。

14

4—1计数输出（一）

输 入 时钟脉冲 1 2 3 4 5 6 7 8 输 出 输 入 时钟脉冲 9 10 11 12 13 14 15 16 输 出 Q3Q2Q1Q0 Q3Q2Q1Q0 3．继续按空格键产生下沿触发时钟脉冲，并记录相应的二进制计数输出，直至填满表4—1 4．单击开关停止仿真。在EWB平台上建立如图4—2所示的实验电路，研究触发器传播延迟时间4位异步计数器的影响。数字信号发生器和逻辑分析仪按图设置。单击仿真开关进行动态分析。根据逻辑分析仪屏幕的显示情况，在实验报告中画出时钟脉冲输入CLK’及计数输出Q3Q2Q1Q0的时间波形图。

5．根据触发器的传播延迟时间tp和触发器的个数N，计算计数器的最高时钟频率fmax。

6.单击开关停止仿真。在EWB平台上建立如图4—3所示的实验电路，这是一个用4个下沿JK触发器组成的4位异步递减计数器，开始时逻辑开关C和CLK应该置1。单击仿真开关进行动态分析。按计算机键盘上的C键对计数器清0，然后再按一次C键将CLR’端置1。 7.按计算机键盘上的空格键使CLK’输入由1降为0，产生一个下降沿触发的时钟脉冲信号，对每个触发脉冲输入，在表4—2中记录相应的计数输出。然后继续按空格键，产生足够多的下沿触发脉冲，继续记录计数输出，直至完成表4—2。

表4—2计数输出（二） 输 入 输 出 输 入 输 出 时钟脉冲 1 2 3 4 5 6 7 8 Q3Q2Q1Q0 时钟脉冲 9 10 11 12 13 14 15 16 Q3Q2Q1Q0 8．单击开关停止仿真。在EWB平台上建立如图4—4所示的实验电路，这是一个7493 4位二进

制异步计数器。这种计数器具有两个高电平输入有效的复位端RO1、RO2及两个下沿触发时钟脉冲输入端CLKA、CLKB。CLKA用来触发由触发器A组成的1位二进制计数器，CLKB用来触发由触发器B、C、D组成的3位二进制计数器。通过外部边线将触发器A的QA输出端接到触发器B的CLKB时钟输入端，并将CLKA作为计数时钟脉冲输入端，就可连成4位二进制计数器，其分频数n16。当逻辑开关D向下打时，7493用CLKA作为时钟输入可构成1位计数器，分频数n2；用CLKB作为时钟输入可构成3位计数器，分频数n8。当逻辑开关D向上打时，用CLKA作为

15

时钟输入7493可构成4位计数器，分频数n16。

9．开始时开关R和D应该处在往下打的位置，开关CLKA和CLKB也往下打。单击仿真开关进行动态分析。如果计数器输出Q3Q2Q1Q0没有复位，则按计算机键盘上的R键使RO1和RO2接高电平1，对计数器清0。计数器复位后再按一次R键，使RO1和RO2接低电平0。

10．开关D处在往下打的位置，按键盘上的A键，给CLKA输入端加上一个下沿触发脉冲，然后继续按A键入下沿触发脉冲，观察计数器QO输出端的状态变化。

11．开关D处在往下打的位置，按键盘上的B键，给CLKB输入端加上一个下沿触发脉冲，然后继续按B键输入下沿触发脉冲，观察计数器Q3Q2Q1输出端的状态变化。

12．按键盘上的D键使开关D往上打，将QA输出端与CLKB输入端连接起来。按R键使计数器复位，然后再按一次R键将RO1和RO2接地。连续按几次A键给CLKA端输入下沿触发时钟脉冲，观察Q3Q2Q1Q0的输出变化。 13．单击开关停止仿真。在EWB平台上建立如图4—5所示的实验电路，用这个电路可显示7493异步计数器的时间波形。数字信号发生器和逻辑分析仪按图设置。当逻辑开关D往下打时，7493用CLKA作为时钟输入可构成1位计数器，分频数n2；如果用CLKB作为时钟输入，则构成3位计数器，分频数n8。当开关D往上打时，用CLKA作为时钟输入7493可构成4位计数器，分频数n16。开始时开关D应该处于往上打的位置。

14．单击仿真开关进行动态分析。在逻辑分析仪的屏幕上，将显示CLKA时钟输入波形、1位计数器的QA输出波形及3位计数器的QB、QC、QD输出波形。在实验报告中画出这些波形曲线图。 15．单击开关停止仿真。按键盘上的D键把逻辑开关D往上打，将QA输出端与CLKB输入端连接起来。再次单击仿真开关进行动态分析。根据逻辑分析仪的显示情况，在实验报告中画出波形曲线图。

16．单击开关停止仿真。在EWB平台上建立如图4—6所示的实验电路，这是一个用7493连成的十二进制计数器，分频数n12。值得注意的是，电路中QA输出端接到CLKB输入端，QD输出端接到RO1复位输入端，并且QC输出端接到RO2复位输入端。单击仿真开关进行动态分析。按键盘上的A键，次数要足够多，给CLKA输入端加上下沿触发时钟脉冲，观察QD～QA的输出变化，并将观察结果记录到表4—3中。

表4—3计数输出（三） 输 入 时钟脉冲 1 2 3 4 5 6 7 8 输 出 输 入 时钟脉冲 9 10 11 12 13 14 15 16 输 出 QDQCQBQA QDQCQBQA 17．单击开关停止仿真。在EWB平台上建立如图4—7所示的异步计数器电路，信号发生器和示波器按图设置。单击仿真开关进行动态分析。单击示波器虚拟面板上的放大按钮Zoom，利用示波器的屏幕放大特性，测定并记录时钟输入波形的周期Tc、fc、计数输出波形的周期To及频率fo。

16

时钟输入Tc

fc 计数输出To

f0

18．根据步骤17的测量结果，计算这个计数器的分频数n。

19．单击开关停止仿真。在EWB上建立如图4—8所示的实验电路，信号发生器和示波器按图4—7设置。单击仿真开关进行动态分析。利用示波器的屏幕放大特性，测量并记录时钟输入波形的周期To、频率fo、计数输出波形的周期Tc和频率fc。

时钟输入 Tc

fc 计数输出 To

f0

20．根据步骤19的测量结果，计算这个计数器的分频数n。

21．单击开关停止仿真。在EWB平台上建立如图4—9所示的实验电路，信号发生器和示波器按图4—8设置。单击仿真开关进行动态分析。利用示波器的放大特性，测量并记录时钟输入波形的周期Tc、频率fc，计数输出波形的周期To和频率fo。

时钟输入 Tc

fc

计数输出 To

f0 22.根据步骤21的测量结果，计算这个计数器的分频数n。

23．单击开关停止仿真。在EWB平台上建立如图4—10所示的实验电路，信号发生器和示波器按图4—9设置。单击仿真开关进行动态分析。利用示波器的放大特性，测量并记录计数输出波形的周期To和频率fo。

计数输出 To

f0

24．根据图4—10级连计数器电路和100KHZ的时钟频率fc，计算这个计数器的输出频率fo。 五、思考与分析

1．图4—1所示的计数器是用时钟脉冲的上沿触发还是下沿触发？

17

2．在表4—1中，时钟脉冲输入的顺序数与计数输出的二进制数之间有何关系？

3．在图4—2所示的异步计数器电路中，每个触发器的输出脉冲频率与输入时钟频率之间有何关系？JK触发器的传播延迟时间tp大约等于多少？ 4．图4—3所示的电路有什么计数功能？

5．怎样改变7493外部电路的连接，才能构成1位、3位或4位计数器？

6．从步骤15测出的波形曲线图中，可以看出这个计数器的分频数n等于多少？ 7．在表4—3中，时钟脉冲输入的顺序数与计数输出的二进制数之间有何关系？ 8．在步骤17、18中，计数器分频数n的测量值与计算值比较，情况如何？

9．在步骤19、20中，计数器分频数n的测量值与计算值比较，情况如何？ 10．在步骤21、22中，计数器分频数n的测量值与计算值比较，情况如何？ 11．在步骤23、24中，计数器输出频率f0的测量值与计算值比较，情况如何？

实验五 D/A转换器

一、实验目的

1．研究D/A转换器数字输入与模拟输出之间的关系。 2．研究怎样设置D/A转换器的输出范围。 3．研究怎样测量D/A转换器的输出偏移电压。 4．研究怎样提高D/A转换器的分辨率。 5．研究怎样测试D/A转换器的分辨率。 二、实验器材

5V、10V直流电源 各 1个 逻辑开关 8个 逻辑探头 8个 D/A转换器 1个 异步计数器7493 1个 74191 2个 2K电位器 1个 10V电压表 1个 信号发生器 1台 示波器 1台 三、实验准备

我们把从数字信号到模拟信号的转换称为数/模转换或D/A转换，把实现D/A转换的电路称为D/A转换器，简称DAC。D/A转换的过程是，先把输入数字量的每一位代码按其权的大小转换成相应的模拟量，然后将代表各位的模拟量相加，即可得到与该数字量成正比的模拟量，从而实现数字/模拟转换。DAC通常由译码网络、模拟开关、求和运算放大器和基准电压源等部分组成。

DAC的满度输出电压，为全部有效数码1加到输入端时DAC的输出电压值。满度输出电压决定了DAC的输出范围。

DAC的输出偏移电压，为全部有效数码0加到输入端时DAC的输出电压值。在理想的DAC中，输出偏移电压为0。在实际的DAC中，输出偏移电压不为0。许多DAC产品设有外部偏移电压调整端，可将输出偏移电压调为0。

DAC的转换精度与它的分辨率有关。分辨率是指DAC对最小输出电压的分辨能力，可定义为输

18

入数码只有最低有效位1时的输出电压ULSB与输入数码为全1小时的满度输出电压Um之比，即

分辨率=

ULSB1n Um21当Um一定时，输入数字代码的位数n越多，则分辨率越小，分辨能力就越高。

图5-1 D/A转换电路

图5-1为8位电压输出型DAC电路，这个电路可加深我们对DAC数字输入与模拟输出关系的理解。DAC满度输出电压的设定方法为，首先在DAC数码输入端加全1（即11111111），然后调整2电位器使满度电压值达到输出电压的要求。

图5-2 DAC输出波形

在图5-2电路中，一个8位电压输出型DAC与7493 4位二进制计数器相连，计数器的输入时钟脉冲由1kHz信号发生器提供。电路中只有DAC低4位输入端接到计数器的输出端，高4位输入端接地。这就意味着这个DAC最多只有15级模拟电压输出，面不是通常8位DAC的255级。计数器在计到最后一个二进制数1111时，将复位到0000，并开始新一轮计数。因此在示波器的屏幕上，所看到的DAC模拟电压输出曲线像是一个15级楼梯。通过测量示波器曲线图上第15级的最大电压值，可确定DAC的满度输出电压。这个电压将小于全8位数码输入时255級DAC的滿输出电压。

在图5－3电路中，一个8位电压输出型DAC与两个级联的74191 4位二进制计数器连接，两个74191接成8位计数器。这种连接方式使8位DAC能够覆盖0－5V整个输出范围，并完成255级8位计算。值得注意的是，与15级计数的曲线图相比，255级计数的输出范电压特性曲线更像一条直线。在任何指定的电压范围内，计数的级数越多，则DAC的输出越接近真实模拟信号，数/模转换的分辨率也越高。

19

图5-3 DAC输出分辨率的测定

四、实验步骤

1．在EWB平台上建立如图5－1所示的实验电路，这是一个8位电压输出型DAC电路，通过这个电路实验，可以使我们进一步了解数/模转换器数字输入模拟输出之间的关系。2K电位器用来设置满度输出电压（即输出电压范围）。开始时所有输入逻辑开关应该置1。

2．单击仿真开关进行动态分析。调整2K电位器，使DAC输出电压尽量接近5V，这时DAC的满度输出电压设置为5V。

3．按计算机键盘上的数键0-7，将DAC的数码输入改为00000000，在表5-1中记录数/模转换器相应的输出电压。

表5-1 DAC的输出电压 二进制输入 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 1111 1111 输出电压/V 4． 按键盘上的数字，将DAC的8位数码输入改为00000001，在表5-1中记录DAC的输出电压。继续输入表中其余的数码，并记录相应的输出电压。

5．根据DAC的满度输 出电压和8位输 入的级数，计算图5-1所示的DAC电路的分辨率。 6．根据表5-1的数据，计算这个DAC的分辨率。

7．单击开关停止仿真。在EWB平台上建立如图5-2所示的实验电路，这是一个8位电压输出型DAC与4位二进制计数器连接的电路，信号发生器为计数器提供1KHZ输入时钟脉冲。DAC的低4位输入端与计数器的输出端相连，而高4位输入端接地。因此D/A转换器的模拟输出只有15级，而不是通常8位DAC的255级。在电路中，信号发生器和示波器按图设置。

8．单击仿真开关进行动态分析。在示波器屏幕上将显示DAC模拟输出的阶梯波。利用示波器的屏幕放大功能，测量并记录DAC的分辨率和满度输出电压VOFS。

20

分辨率=

VOFS=

9．单击开关停止仿真。在EWB平台上建立如图5-3所示的实验电路，这是一个8位电压输出型DAC与8位计数器连接的电路，8位计数器由两个级联的74191 4位二进制计数器构成。8位DAC可覆盖0～5V的电压输出范围，并可完成255级8位计数。电路中信号发生器和示波器按图设置。单击仿真开关进行动态分析。注意观察示波器显示的输出特性曲线，这种输出波形更接近直线，而不像“楼梯”。 五、思考与分析

1．根据表5-1的实验数据，对图5-1所示的电路回答下列问题 （1）DAC的输出偏移电压有多大？ （2）DAC的满度输出电压是几伏？ （3）DAC的分辨率是多少？

（4）DAC的输出电压与输入数码的大小成比例吗？

2．步骤5中分辨率的计算值与步骤4的测量值比较，情况如何？ 3．步骤8中分辨率的测量值与步骤4的测量值比较，情况如何？ 4．步骤8中满度输出电压的测量值与步骤2的设定值有何差别？

5．步骤9中，DAC的输出波形像直线而不像“楼梯”的主要原因是什么？由示波器显示的曲线图所测定的DAC满度输出电压是多少？

实验六 A/D转换器

一、实验目的

1．研究A/D转换器（ADC）模拟输入与数字输出之间的关系。 2．研究怎样设置A/D转换器的输入电压范围。

3．进一步理解A/D转换器量化误差（即分辨率）的概念。 4．观察ADC—DAC转换电路的工作情况。 二、实验器材

5V、7V、15V直流电源 各1个 5V/60Hz正弦波信号源 1个 逻辑开关 1个 逻辑探头 8个 A/D转换器 1个 D/A转换器 1个 三端运算放大器 1个 带译码器的七段码管 2个 2K电位器 2个 5K电阻 3个 10V电压表 2个 蜂鸣器 1个 三、实验准备

A/D转换器用来模拟电压信号转换成一组相应二进制数码输出。由于A/D转换器的输入量是随时间连续变化的模拟信号，而输出是随时间断续变化的离散数字信号，因此在转换过程中，首先要对模拟信号进行采样、保持，再进行量化、编码。

21

所谓采样，就是在一个微小时间内对模拟信号进行取样，把一个时间上是连续的信号变换为对时间离散的信号。采样结束后，再将此取样的模拟信号保持一段时间，使A/D转换器有充分时间进行A/D转换。这就是采样、保持电路的基本作用。

任何一个数字量的大小都是以某个最小数量单位的整数倍来表示的。因此，在用数字量表示采样电压时也必须把它化成这个最小数量单位的整数倍，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用△表示。显然，数字信号最低有效位中的“1”所表示的数量大小，就等于△。一般被转化的模拟电压不可能被△整除，这种因素引起的误差称为量化误差。

量化误差又称为分辨率。ADC输出二进制位数越多，则分辨率越高，转换精度也越高。分辨率常以数字信号最低有效位中的“1”所对应的电压值表示。

例如10位ADC，当满度输入模拟电压为5V，则最低有效位“1”所对应的输入电压为 11；8位ADC为5V4.88mV5V19.53mV。显然，10位ADC的分辨率比8位ADC高。10822因此，分辨率有时也可用A/D转换器的输出位数n表示。

把量化的数值用一组相应的二进制代码表示出来，称为编码。这些代码就是A/D转换的输出数字量，而量化及编码电路即为A/D转换器电路。

图6-1 A/D转换电路

图6-1为8位ADC电路，可用来研究模/数转换器模拟输入与数字输出之间的关系。调整2K电位器Range与参考电压VREF的分压比，可设置ADC满度输入电压。为了设置模拟输入电压Vin，则须调整另一个2K电位器Input，电压变化范围为0～5V。如果在SOC输入端加上大小为“1”的窄脉冲，则ADC开始转换，转换结束时EOC端输出“1”。使能端OE接高电平有效，OE为“1”时ADC有数字信号输出。在图6-1所示的电路中，OE一直接5V电源，使ADC能够连续输出。当ADC与微处理器或计算机数据总线接口时，EOC和OE可当作同步控制端来使用。 四、实验步骤

1．在EWB平台上建立如图6-1所示的实验电路，这是一个8位A/D转换器。2K电位器Range用来设置ADC满度输入电压（即输入电压范围）；另一个2K电位器Input用来改变模拟输入电压，范围是0～5V。

2．转换控制开关Start Conv应该处于往下打的位置。单击仿真开关进行动态分析。调整2K电位器Range，使输入电压范围尽可能接近0～5V，也就是将ADC的满度输入电压设置为5V。调整电位器的方法为，双击这个电位器，在弹出的设置对话框Potentiometer中，改变设置项Setting的百分比，然后单击接受Accept.。

3．调整2K电位器Input，使模拟输入电压Vin尽可能接近2.0V。按计算机键盘上的空格键，使转换控制开关Start Conv 置1，ADC开始转换。再按一次空格键使转换控制开关往下打。在

22

表6—1中记录与2.0V模拟输入电压对应的ADC数字输出。重复上述操作，输入其余的模拟电压Vin，在表中记录相应的数字输出。

表6—1 ADC二进制输出 vinv 0 1.0 2.0 3.0 4.0 5.0 输出二进制数 等效十进制度 4．计算表6—1中与每个输出二进制数对应的十进制数，并把计算结果记录到表中。 5．根据表6—1中的数据，计算图6—1中ADC的量化误差。

6.单击仿真开关停止动态分析。将EOC与SOC连接起来，（保留SOC与Start Conv开关的连线）。单击仿真开关进行动态分析，按键盘上的空格键，Start Conv 开关置“1”，开始A/D转换。再按一次空格键使Start Conv开关返回原来的位置。每次转换结果后EOC端将有信号输出，ADC又马上开始新一轮的转换，使转换工作连续进行下去。在0～5V之间继续改变模拟输入电压Vin以后，观察并记录数字输出的变化。值得注意的是，每次用调整电位器Input来改变模拟输入电压Vin以后，数字输出会随之变化，而不需要再按键盘上的空格键。

图6-2 ADC与DAC转换

7．调整2k电位器Range，使满度输入电压尽可能接近2.5v。调整电位器Input，改变模拟输入电压Vin直至数字输出达到最大值11111111，记下这个模拟输入电压值。 8．单击开关停止仿真。在平台上建立图6—2所示电路。

9．这个电路先用一个A/D转换器将模拟输入电压转换为数字输出，然后用一个D/A转换器再将数字信号转换为模拟信号输出。由模拟转换为数字的输出信号用两个带译码器的十六进制数码管显示。由数字转换为模拟的输出信号用示波器显示。每次转换结束时，蜂鸣器都会发生响声。 10．单击仿真开关进行动态分析。注意观察数码管及示波器屏幕的变化，并注意听蜂鸣器的响声。

五、思考与分析

1．根据表6—1的实验数据，说明图6—1所示的ADC电路的满度输入电压等于多少？ADC数字输出的大小与模拟输入电压的大小成比例吗？

2．根据步骤7的实验结果，说明ADC满度输入电压的新值等于多少？这个新值与期望值相符

23

吗？

3．对于图6—2所示的电路，当蜂鸣器发生响声时，数码管显示的十六进制数是多少？输入信号波形与输出信号波形有什么差别？

4．在图6—2所示的电路中，当信号发生器输出方波的频率改为1KHZ时，示波器所显示的输出波形有什么变化？

5．在图6—2所示的电路中，当信号发生器输出方波的频率改为4KHZ时，示波器所显示的输出波形有什么变化？

24