实验六 序列信号

一、 实验目的

1. 掌握时序电路一般设计方法。 2. 能够应用时序电路解决实际问题。

二、 实验设备

1. 数字电路实验箱 2. 数字双踪示波器 3. 数字信号函数发生器 4. 74LS161、74LS00

三、 实验原理

计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。

目前，TTL和CMOS电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零同步置数四位二进制计数器74LS161。

74LS161为异步清零计数器，即Cr端输入低电平，不受CP控制，输出端立即全部为“0”。74LS161具有同步置数功能，在Cr端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入

D0D1D2D3，即同步预置功能。Cr和LD都无效，T或P任

意一个为低电平，计数器处于保持状态，即输出状态不变。只有四个控制输入都为高电平，计数器才实现16加法计数。74LS161引脚排列如图（1）所示，表（1）为它的功能表。

图（1）

Cr LD

T

P CP D3

D2

D1

D0

Q3 Q2 Q10

0 0 0 1 0

↑

D

C

B

A

D

C B 1 1 0

保 持 1 1

0

保 持 1

1

1

1

↑

计 数

表（1）

试验内容及结果

a) 用74LS161实现001100111的序列信号发生器；

i. 填卡诺图，取前9个状态：

Q3Q2

Q00 01 11 10

1Q0

00

0 0 X 1 01 0 0 X X 11 1 1 X X 10

1 1 X X ii. 写逻辑表达式：FQ1Q3Q1Q3

iii. 设计电路如下

Q00 A

四、iv. 结果波形

b) 设计产生十分频且占空比为50%的信号的电路。

i. 占空比为50%的十分频可以理解为0000011111的序列信号。 ii. 填卡诺图，取前9个状态：

Q3Q2

00 01 11 10

Q1Q0

1 x 0 1 00 01 11 10

x 0 x

0 0 0

X X X 1 1 1 iii. 写逻辑表达式：F= Q3 iv. 设计电路如下：

v. 结果波形

五、实验心得

本次实验较为简单，逻辑函数较易得到，主要是电路连接及校正方面比较麻烦，很容易出错，得到正确结果较为不易。