1. 2. 3. 4. 5.
设计指标 ................................................................................................................................. 1 运算放大器主体结构的选择 .................................................................................................. 1 共模反馈电路（CMFB）的选择 ........................................................................................... 1 运算放大器设计策略 .............................................................................................................. 2 手工设计过程.......................................................................................................................... 2 5.1 运算放大器参数的确定 ................................................................................................... 2
5.1.1 补偿电容Cc和调零电阻的确定 ......................................................................... 2 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 ................................................... 3 5.1.3 确定M1和M2的宽长比 ..................................................................................... 3 5.1.4确定M5、M6的宽长比 ........................................................................................ 3 5.1.5 确定M7、M8、M9和M10宽长比 .................................................................... 3 5.1.6 确定M3和M4宽长比 ......................................................................................... 3 5.1.7 确定M11、M12、M13和M14的宽长比 .......................................................... 4 5.1.8 确定偏置电压 ........................................................................................................ 4 5.2 CMFB参数的确定 ............................................................................................................ 4 6.
HSPICE仿真 ........................................................................................................................... 5 6.1 直流参数仿真 ................................................................................................................... 5
6.1.1共模输入电压范围（ICMR） ................................................................................ 5 6.1.2 输出电压范围测试 ................................................................................................ 6 6.2 交流参数仿真 ................................................................................................................... 6
6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 .................................... 6 6.2.2 共模抑制比（CMRR）的仿真 .......................................................................... 7 6.2.3电源抑制比（PSRR）的仿真 ............................................................................... 8 6.2.4输出阻抗仿真 ......................................................................................................... 9 6.3瞬态参数仿真 .................................................................................................................. 10
6.3.1 转换速率（SR） .................................................................................................. 10 6.3.2 输入正弦信号的仿真 .......................................................................................... 11
7.
设计总结 ............................................................................................................................... 11
附录（整体电路的网表文件） ..................................................................................................... 12 采用折叠式结构的两级全差分运算放大器的设计
1. 设计指标
Av>5000V/VGB5MHzVDD=2.5VVSS=−2.5VCL10pFSR>10V/µs
Vout的范围=±2VICMR=−1~2VPdias≤2mW2. 运算放大器主体结构的选择
==
图1 折叠式共源共栅两级运算放大器
运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒
式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。
由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。
为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc和调零电阻Rz对运放进行补偿，提高相位裕量！
另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。
3. 共模反馈电路（CMFB）的选择
由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB）来检测两个输出端
1 / 17
的共模电平。
CMFB的实现有连续时间方法和开关电容方法。本文采用连续时间方法, 如图2所示, 共模采样端输出共模电平通过2个相等的电阻R采样。为了稳定CMFB反馈电路，在两个电阻端额外并联两个较小的电容，这种结构能确保在一个很大电压范围内会有全平衡输出。V ref 是共模参考电平, 这个电路和MF0 ~ MF4 共同构成一个闭环负反馈回路, 使共源输出级的共模电平近似等于V ref 。由于这两级电路的内部都是低阻抗节点, 因此可达到较大的开环单位增益带宽。一般情况下, 只要共模输入信号的带宽小于CMFB 的单位增益带宽就可保证电路共模电平稳定。
图2 共模反馈电路
4. 运算放大器设计策略
在确定好了运算放大器的结构之后，先设计运放的主体结构，在确定好了运放的直流工作点后，再设计共模反馈电路。
1、 根据给出的相位裕量值和负载大小先确定好补偿电容大小和调零电阻的大小。 2、 根据转换速率和功耗大小确定好各输入级的尾电流大小和给支路电流大小。
3、 由前面确定的电流大小、输入电压范围和输出电压范围以及单位增益带宽GB确定输入
级、输出级MOS管的跨导GM和过驱动电压。 4、 根据过驱动电压和电流手工计算宽长比大小。
5、 在驱动好了所有的运放参数后，用HSPICE软件仿真电路，修改参数，确定直流工作点
（保证所有的MOS管工作在饱和区）。
6、 设计CMFB电路的参数，用HSPICE软件仿真CMFB电路的带宽和增益大小。 7、 将CMFB与运放电路组合再仿真整体电路的各个参数并根据仿真结果修改参数。
5. 手工设计过程
本设计采用的工艺模型如下：
.model NCH nmos vt0=0.7v kp=110u gamma=0.4 lambda=0.04 phi=0.7 .model PCH pmos vt0=-0.7v kp=50u gamma=0.57 lambda=0.05 phi=0.8
5.1 运算放大器参数的确定
5.1.1 补偿电容Cc和调零电阻的确定
由于电路采用的全差分结构，因此电路如图1所示是对称的结构，因此可以只需分析半边电路。
2 / 17
图1中电路的半边电路图中有四个极点，一个右边平面的零点，其中主极点在M3的漏极，次极点在M14的漏极。M9的漏极存在一个极点，但是由于处于NMOS共源共栅电流镜中，所以这个极点是同主机点合并的，所以这个极点可以忽略。另外在折叠点存在一个不能忽略的极点，因为由于M5和M6的存在，会引入比较大的电容，但与次极点相比较，由于次极点引入较大的负载电容，因此，折叠点的极点会比次极点更远离原点的位置，因此，本设计主要分析主极点、次极点和零点。
由于设计指标中的单位增益带宽GB≈
𝑔𝑔𝑚𝑚14𝐶𝐶𝐶𝐶
𝑔𝑔𝑚𝑚1𝐶𝐶𝐶𝐶
=>5MHZ，且PM=>60°，因此设零点Z≈
𝑔𝑔𝑚𝑚14𝐶𝐶𝐶𝐶
Cc>0.22CL，CL=10PF，所以取Cc=2.3PF
>10GB，为了达到60°的相位余量，则第二主极点|𝑃𝑃2|≈>2.2GB≈2.2
𝑔𝑔𝑚𝑚1𝐶𝐶𝐶𝐶
，所以为了调节右边平面的零点位置，在引入了调零电阻后，零点变化为Z=为了消除左边平面的极点P2，则后就可以确定RZ大小。
1𝐶𝐶𝐶𝐶（𝑔𝑔𝑔𝑔14−1−RZ）
=−
𝑔𝑔𝑚𝑚14𝐶𝐶𝐶𝐶
，即𝑅𝑅𝑍𝑍=
𝐼𝐼𝑔𝑔𝑚𝑚13𝐶𝐶𝐶𝐶
𝐶𝐶𝐶𝐶+𝐶𝐶𝐿𝐿，在确定好了𝑔𝑔𝑔𝑔14
𝐶𝐶𝐶𝐶（𝑔𝑔𝑔𝑔14−1−RZ）
1，
5.1.2 确定输入级尾电流I0的大小和M0的宽长比
根据压摆率SR大小确定尾电流的大小，SR=�0
𝐶𝐶𝐶𝐶
2𝐼𝐼𝑀𝑀0𝐼𝐼𝐷𝐷𝐷𝐷13−𝐼𝐼0𝐶𝐶𝐶𝐶
SR>10V/ 𝜇𝜇s，则𝐼𝐼0>23 𝜇𝜇Α，取𝐼𝐼0=30𝜇𝜇Α。令M0的过驱动电压𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷(𝑀𝑀0)=0.4𝑉𝑉，则��=
𝐾𝐾𝑁𝑁𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷(𝑀𝑀0)2(1+𝜆𝜆𝑉𝑉𝐷𝐷𝐷𝐷)
�min,假定SR=
𝐶𝐶𝐶𝐶
𝐼𝐼0，则
𝑊𝑊5.1.3 确定M1和M2的宽长比
因为GB≈
𝑔𝑔𝑚𝑚1𝐶𝐶𝐶𝐶
=3.22
𝐶𝐶0
取4V，所以𝑉𝑉𝐷𝐷𝑇𝑇1.2=0.8𝑣𝑣，所以��
因此𝑉𝑉𝐷𝐷𝑆𝑆1=0.5𝑉𝑉，另外𝑉𝑉𝐷𝐷𝐷𝐷1.2𝑉𝑉𝐷𝐷0+𝛾𝛾(�|2𝜙𝜙𝜙𝜙+𝑉𝑉𝐷𝐷𝑆𝑆|−�|2𝜙𝜙𝜙𝜙|)，给M0留0.1V的电压余度，𝑊𝑊𝐶𝐶1.2
值为-1v,因此取𝑔𝑔𝑔𝑔1=100𝜇𝜇，则𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷(𝑀𝑀1.2)=0.3𝑣𝑣。考虑沟道长度调制效应和体效应，𝑉𝑉𝐷𝐷𝑇𝑇=
=
𝐾𝐾𝑁𝑁𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷(𝑀𝑀0)2(1+𝜆𝜆𝑉𝑉𝐷𝐷𝐷𝐷)
2𝐼𝐼𝑀𝑀0>5𝑀𝑀𝑀𝑀，因此𝑔𝑔𝑔𝑔1.2≥2π×5×2.3 ，又𝐼𝐼1=0.5𝐼𝐼0=15𝜇𝜇Α且ICMR最小
=3。
5.1.4确定M5、M6的宽长比
由于ICMR最大值大于等于2V，则𝑉𝑉𝐷𝐷𝐷𝐷−|𝑉𝑉𝐷𝐷𝐷𝐷5.6|>𝑉𝑉𝐼𝐼𝐼𝐼𝑀𝑀𝐷𝐷𝐼𝐼−𝑉𝑉𝐷𝐷𝑇𝑇1.2，所以|𝑉𝑉𝐷𝐷𝐷𝐷5.6|<1.3𝑉𝑉，取𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷(𝑀𝑀5.6)=0.4𝑉𝑉，并给M5和M6留0.1v的余量，所以|𝑉𝑉𝐷𝐷𝐷𝐷5.6|=0.5V。
由于𝑔𝑔𝑔𝑔14>10𝑔𝑔𝑔𝑔1.2(右边平面零点大于10GB)，所以当M14和M1的过驱动电压一致时，则𝐼𝐼14>10𝐼𝐼1=150u，给𝐼𝐼14取160𝜇𝜇Α，又𝑃𝑃𝑊𝑊≤2𝑚𝑚𝑚𝑚，所以𝐼𝐼总<400𝜇𝜇Α，则𝐼𝐼5.6<60𝜇𝜇Α，给𝐼𝐼5.6取40𝜇𝜇Α的电流值，则��𝑊𝑊𝐶𝐶5.6
5.1.5 确定M7、M8、M9和M10宽长比
由于 𝑔𝑔𝑔𝑔14>10𝑔𝑔𝑔𝑔1.2，而M1和M2过驱动电压取为0.3v，因此M14过驱动电压也取0.3V，则M7、M9和M8、M10的漏源电压各取（0.3+0.7）/2=0.5V，流过M7、M8、M9和M10为25𝜇𝜇Α，所以考虑沟道长度效应和衬底效应后，��
𝑊𝑊𝐶𝐶7.8.9.10
=10
5.1.6 确定M3和M4宽长比
=4.97
3 / 17
由于前面已经确定好了M5-M10的漏极电压，所以M3和M4的漏极电压值为2.5V，取M3和M4的过驱动电压值为0.3V，漏极电流为25𝜇𝜇Α，在考虑衬底效应和沟道效应后，��𝑊𝑊𝐶𝐶3.4
5.1.7 确定M11、M12、M13和M14的宽长比
又前面可知，M12和M14的漏极电流取值为160 𝜇𝜇Α，M14过驱动电压为0.3V，漏源电压为2.5V，则��
𝑊𝑊𝐶𝐶12.14
=10。
5.1.8 确定偏置电压
𝑉𝑉𝑆𝑆0=𝑉𝑉𝐷𝐷𝑇𝑇0+𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷0+𝑉𝑉𝐷𝐷𝐷𝐷=0.7𝜈𝜈+0.4𝜈𝜈−2.5𝜈𝜈=−1.4𝜈𝜈
𝑉𝑉𝐶𝐶𝑀𝑀𝐶𝐶𝑆𝑆=𝑉𝑉𝐷𝐷𝑇𝑇5.6+𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷5.6+𝑉𝑉𝑑𝑑𝑑𝑑=2.5𝜈𝜈−(0.7𝜈𝜈+0.4𝜈𝜈)=1.4𝜈𝜈 𝑉𝑉𝑆𝑆2=𝑉𝑉𝐷𝐷𝑇𝑇3.4+𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷3.4+𝑉𝑉𝐷𝐷3=2𝜈𝜈−(0.84𝜈𝜈+0.3𝜈𝜈)=0.86𝜈𝜈 𝑉𝑉𝑆𝑆3=𝑉𝑉𝐷𝐷𝑇𝑇7.8+𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷7.8+𝑉𝑉𝐷𝐷7.8=0.8𝜈𝜈+0.3𝜈𝜈−2𝜈𝜈=−0.9𝜈𝜈 𝑉𝑉𝑆𝑆4=𝑉𝑉𝐷𝐷𝑇𝑇9.10+𝑉𝑉𝐷𝐷𝐷𝐷𝐷𝐷𝐷𝐷9.10+𝑉𝑉𝐷𝐷𝐷𝐷=0.7𝜈𝜈+0.3𝜈𝜈−2.5𝜈𝜈=−1.5𝜈𝜈
通过HSPICE软件仿真电路的直流工作点，发现有几个MOS管工作在线性区，这主要是由于还没有引入共模反馈电路，上下电流源不匹配，所以修改相应MOS管的参数后，保证了MOS管工作在饱和区，最后运算放大器的参数确定如下表一所以
MOS管 M0 M1、M2 M3、M4 M5、M6 M7、M8、 M9、M10
M12、M14 M11、M13
宽度W(μm)
3.22 3 9.87 4.97 10 16.52 11.1
表一 运算放大器MOS管参数
长度L(μm)
1 1 1 1 1 1 1
30。
=70，给电流源M11、M13分配0.4V的过驱动电压，则��𝑊𝑊𝐶𝐶11.13
=
5.2 CMFB参数的确定
CMFB电路如图2所示，输出端共模电压经过电阻R2和R3采样后，在MF1栅极得到的电压为V=𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝐼𝐼�
𝑅𝑅2+𝑅𝑅3𝑅𝑅3和𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝐼𝐼趋等于Vref。
为了稳定全差分运放输出共模电压，必须设计共模负反馈电路。在设计输出平衡的全差分运算放大器的时候，必须考虑到以下几点：
共模负反馈的开环直流增益要求足够大，最好能够与差分开环直流增益相当； 共模负反馈的单位增益带宽也要求足够大，最好接近差分单位增益带宽； 为了确保共模负反馈的稳定，一般情况下要求进行共模回路补偿； 共模信号检测器要求具有很好的线性特性；
共模负反馈与差模信号无关，即使差模信号通路是关断的
为了降低CMFB的负载效应，R2和R3的阻值要很大，本设计取为1MΩ。电容尽量取小，为1PF。作为尾电流源的MF0，设置与运放的M0一样的参数，这样既可以用相同的偏
4 / 17
M5和M6的栅极，来调节M5和M6的漏极电流，将误差电压转换为电流信号，使得𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝑂𝑂
压与MF2的栅级电压参考电压𝑉𝑉𝑟𝑟𝑟𝑟𝑟𝑟比较，将误差电压信号送到MF3的栅极再反馈到运放的
�+𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝑂𝑂�
𝑅𝑅2+𝑅𝑅3
𝑅𝑅2�，当R2=R3=R时，V=
（𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝑁𝑁+𝑉𝑉𝑂𝑂𝑂𝑂𝐷𝐷𝑂𝑂）
2
，这个电置电压，也便于版图的匹配，MF1和MF2也与M1、M2一样。至于PMOS管MF3和MF4连接成二极管的形式，漏源电压设置为-1.4V，最后参数设置如下表二所示：
MOS管 MF0 MF1、MF2 MF3、MF4
宽度W(μm)
3.22 3 3.55
表二 CMFB电路MOS管参数
长度L(μm)
1 1 1
6. HSPICE仿真
HSPICE 是电路模拟仿真的工具。其前身可追溯到1972年诞生于美国加利福尼亚大学伯克利分校的SPICE（Simulation Program with Integrated Circuit Emphasis）。HSPICE 可在直流到100GHz 的频率范围内对电路进行准确的仿真、分析及优化。其主要特征如下： 极佳的收敛性。 精确的模型。
对模型及单元的电路优化，可同步优化多种参数。 支持蒙特卡罗和最差情况分析。
参数化单元的输入、输出及行为级代数描述。
由于通过网表文件，使得各元件的参数值可以非常灵活的调整，从而对于分析电路，
考察指标以及调试电路都带来很大的方便。
本设计并没有采用PSPICE软件仿真，原因是pspice多用于板级电路仿真，hspice用于芯片级电路仿真，而且hspice在收敛性方面比PSPICE更好，大多数IC设计厂商都只提供支持HPSICE和cadence spectre软件的工艺库，所以采用HSPCIE仿真能获得更好的仿真效果。
6.1 直流参数仿真
6.1.1共模输入电压范围（ICMR）
图3 共模输入电压范围
共模输入电压范围在开环状态下测试，在两个信号输入端加共模电压，通过DC扫描输入电压-2.5v~2.5v，得到输出电压变化在0V电压附近的变化范围，取成线性变化的的范
5 / 17
围，可得输入共模电压范围-1V~2.5V。
6.1.2 输出电压范围测试
输出电压范围测试采用如下图所示的测试电路，
图4 输出电压范围测试电路
仿真时，应有R1=R3，R2=R4，R1≤R2，测试VOP的线性跟踪范围，即为输出动态范围。
图5 输出电压范围仿真结果
上图是差分输入电压从-2.5V~2.5V变化时，输出端得到的输出波形，下图是对输出波形进行微分，取微分值为5的直线范围，得到输出端电压动态范围是-2.13V~2.08V。
6.2 交流参数仿真
6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真
6 / 17
图6 全差分运放频率响应仿真电路
图7 频率响应曲线
从仿真波形图可知，开环电压增益达到104db，相位裕量为78°，单位增益带宽为5.81MHZ。
6.2.2 共模抑制比（CMRR）的仿真
图8 共模抑制比仿真电路
7 / 17
图9 共模增益频率响应与CMRR
图9上图CMRR随频率变化的曲线，CMRR在低频为160db，下图为共模电压增益随频率变化的曲线，低频时为-55.2db，仿真进一步验证了，全差分有着很高的共模抑制比。
6.2.3电源抑制比（PSRR）的仿真
图10 电源抑制比仿真电路
在电源电压VDD与VSS分别加一个交流小信号，可以得到电源电压的增益，与差模电压增益比较，就可以得到电源电压抑制比。
8 / 17
图11 电源VSS增益随频率变化曲线与PSRR-仿真曲线
图12 电源VDD增益随频率变化曲线与PSRR-仿真曲线
由图11和图12可得到PSRR+和PSRR-的低频值，分别为144db和115db。
6.2.4输出阻抗仿真
将输入端接Vref电压，在输出端加幅值为1的交流电压小信号，得到的输出端电流值的倒数就为输出端阻抗。
9 / 17
图13 输出端阻抗的频率响应曲线
从仿真结果可以，输出端阻抗为35.8K
6.3瞬态参数仿真
6.3.1 转换速率（SR）
测试电路在闭环状态下，电路仿真时，在vinp，vinn端分别加上幅度相等，相位相反的阶跃大信号，并将vp,vn两节点，用\".ic\"语句固定在vcom电压上。
对电路进行TRAN分析，观察vop(or von)点波形，便可测试出电路的slew rate。
图14 转换速率仿真曲线
10 / 17
取信号在最小值和最大值的10%和90%时间的变化区域，得到SR+=4.99ν/µs，SR-=5.15ν/µs。
6.3.2 输入正弦信号的仿真
仿真电路与测试转换速率电路一样，在闭环状态下，输入端输入差模幅值为1V的，频率为1MHZ的正弦电压信号。得到如图14的波形图：
图15 正弦信号测试图
7. 设计总结
经过多次调整参数后，运放的最终指标如下表三，从设计的指标上来看，基本上都达到了预先设计的指标。
Av ICMR Vout Pias CL CMRR PSRR+/PSRR- 输出阻抗Rout SR VDD/VSS 相位裕量(PM)
104db(>100000) -1V~2.5V - 2.13V~2.08V 2.158mw 10PF 160db 144db/115 32.8k
SR+=4.99ν/µs，SR-=5.15ν/µs 2.5V/-25V 78°
表三 运放达到的设计指标
本设计完全在独立自主的情况下历时一个多星期完成，期间查阅了大量文献和书籍资料，并且学习了HSPICE软件的使用， 弥补了以前对运放很多模糊的知识点，经过本次设计，让本人受益匪浅。
另外，还有很多不足的地方，如在运放的功耗和转换速率上没有达到预期指标，这与本次选择的折叠式运放结构有关。另外在设计MOS管宽长比尺寸上，没有酌情考虑后端版图
11 / 17
的匹配设计，因此，以后的学习和研究还有很多学习和改进的地方！
附录（整体电路的网表文件）
******Folded cascode amplifier******** .title Folded cascode amplifier .OPTIONS LIST NODE POST .OPTION acout=0
******NMOS PMOS 模型******************
.model NCH nmos vt0=0.7v kp=110u gamma=0.4 lambda=0.04 phi=0.7 .model PCH pmos vt0=-0.7v kp=50u gamma=0.57 lambda=0.05 phi=0.8 **************参数赋值**************** .param L1=1u .param W0=3.22u .param W1=3u .param W2=9.87u .param W3=4.97u .param W4=4.97u .param W5=10u .param W6=11.1u .param W7=16.52u $OPA .param W8=2u .param W9=1u .param W10=4u .param W11=7.3u .param W12=7.3u .param W13=1.2u $BIAS .param W14=14.6u .param W15=7.5u
.param W16=3.55u $CMFB .param Cc=2.3pf .param CL=10pf .param C0=1pf
.param RZ=9K $ 调零电阻 .param RCMFB=1000k
**************整体结构****************
***——————声明运放子电路——————**&vcmfb=1.4v out=0.0237 .subckt opamp vp vn outn outp vdd vss vref vb2 vb3 vb4 vb0 M0 1 vb0 vss vss NCH L=L1 W=W0 M1 2 VP 1 VSS NCH L=L1 W=W1 M2 3 VN 1 VSS NCH L=L1 W=W1 M3 4 vb2 2 VDD PCH L=L1 W=W2 M4 5 vb2 3 VDD PCH L=L1 W=W2
M5 2 18 VDD VDD PCH L=L1 W=W5 $栅端接共模反馈电路 M6 3 18 VDD VDD PCH L=L1 W=W5 $栅端接共模反馈电路
12 / 17
M7 4 vb3 6 VSS NCH L=L1 W=W3 M8 5 vb3 7 VSS NCH L=L1 W=W3 M9 6 vb4 VSS VSS NCH L=L1 W=W4 M10 7 vb4 VSS VSS NCH L=L1 W=W4 M11 OUTN vb0 VSS VSS NCH L=L1 W=W7 M12 OUTN 5 vdd vdd PCH L=L1 W=W6 M13 OUTP vb0 VSS VSS NCH L=L1 W=W7 M14 OUTP 4 VDD VDD PCH L=L1 W=W6 **——————补偿网络——————**** C1 8 OUTP Cc C2 9 OUTN Cc R1 4 8 RZ R2 5 9 RZ
*——————负载电阻与电容——————* CL1 OUTN GND CL CL2 OUTP GND CL *RL1 OUTN GND 50K *RL2 OUTP GND 50K
*——————共模反馈电路——————** MF0 20 vb0 VSS VSS NCH L=L1 W=W0 MF1 18 21 20 VSS NCH L=L1 W=W1 MF2 19 vref 20 VSS NCH L=L1 W=W1 MF3 18 18 VDD VDD PCH L=L1 W=W16 MF4 19 19 VDD VDD PCH L=L1 W=W16 C3 OUTN 21 C0 C4 OUTP 21 C0 R3 OUTN 21 RCMFB R4 OUTP 21 RCMFB .ends
**********偏置条件********************** vdd vdd gnd 2.5v vss vss gnd -2.5v vref vref gnd 0.0101v vb2 vb2 gnd 0.86v vb3 vb3 gnd -0.9v vb4 vb4 gnd -1.5v vb0 vb0 gnd -1.4v
**********直流特性分析**************
X1 vin+ vin- X1OUTN X1OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真输出电压范围 vcomX1 23 24 DC=0v r5 23 vin+ 100K r6 24 vin- 100k r7 vin+ X1OUTN 1000K r8 vin- X1OUTP 1000k
13 / 17
.dc vcomX1 -2.5v 2.5v 0.1v .print V(X1.X1OUTP)
X2 vinX2+ vinX2+ X2OUTN X2OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $ 仿真共模输入电压范围 vcomX2 vinX2+ gnd DC=0.0101v *rX21 24 vinX2+ 100K *rX22 24 vinX2- 100K *rX23 vinX2+ X2OUTN 100K *rX24 vinX2- X2OUTP 100K .DC vcomX2 -3v 5v 0.1v .probe V(*) I(*)
.print DC V(X2.X2OUTP)
**********交流特性分析*********************
X3 vin3+ vin3- X3OUTN X3OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真开环增益、相位 vac1 vin3+ gnd DC=0v ac=1,0 vac2 vin3- gnd dc=0v ac=1,180 .AC DEC 10 1 500meg
.print AC VDB(X3OUTP) VP(X3OUTP)
X4 vin4+ vin4- X4OUTN X4OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真共模抑制比 vac4 vx4 gnd dc=0v ac=1v,0 rx41 X4OUTN vin4+ 10k rx42 X4OUTp vin4- 10k rx43 vx4 vin4- 10k rx44 vx4 vin4+ 10k
*.print p1=par(20*log10(v(X4OUTN)/v(vin4+))) .print AC VDB(X4OUTP) VP(X4OUTP)
X5 vin5+ vin5- X5OUTN X5OUTP vdd5 vss5 vref vb2 vb3 vb4 vb0 opamp $仿真电源抑制比 RX51 VIN5+ VCOM5 10K RX52 VIN5- VCOM5 10K RX53 VIN5+ X5OUTN 10K RX54 VIN5- X5OUTP 10K VCOM5 VCOM5 GND 0
VDD5 VDD5 GND DC=2.5V AC=1 VSS5 VSS5 GND DC=-2.5 AC=0 *.AC DEC 10 1 500meg
.print AC VDB(X5OUTP) VP(X5OUTP) VDB(X5OUTN) VP(X5OUTN)
*.probe pPSRR=par('20*log10(v(X3OUTP)/v(vin3+))-20*log10(v(X5OUTP)/v(vdd5))') *******瞬态参数仿真***************
X6 vin6+ VIN6- X6OUTN X6OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真转换速度 VCOM6+ 25 26 pulse(-1 1 1us 0.1ns 0.1ns 1us 4us) RX61 VIN6+ 25 100K RX62 VIN6- 26 100K RX63 VIN6+ X6OUTN 100K
14 / 17
RX64 VIN6- X6OUTP 100K .ic vin6+=0 .ic vin6-=0 .tran 0.5u 6u .print tran v(x6outp)
X7 vin7+ VIN7- X7OUTN X7OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $仿真正选波形 RX71 VIN7+ VCOM7+ 500K RX72 VIN7- VCOM7- 500K RX73 VIN7+ X7OUTN 500K RX74 VIN7- X7OUTP 500K Vsin7+ vcom7+ 0 SIN (0 1 1000k ) Vsin7- vcom7- 0 SIN (0 -1 1000k ) .ic vin7+=0 .ic vin7-=0 .print tran v(x7outp)
X8 vin8+ VIN8+ X8OUTN X8OUTP vdd vss vref vb2 vb3 vb4 vb0 opamp $输出阻抗大小 vin8 vin8+ gnd 0
vxout8p x8outp gnd dc=0 ac=1 .print AC VDB(X8OUTP) .op .end
15 / 17
因篇幅问题不能全部显示，请点此查看更多更全内容