高速高精度DAC关键性能测试方法研究

设计诀窍Ｉ　ＴＥＣＨＮＩｃＡＬ　ＫＮ。ｗＨ。ｗ　高速高精度ＤＡＣ关键性能测试　方法研究　本文介绍了高速高精度ＤＡＣ的测试方法，并针对测试中遇到的具体问题，提出了在测试动态参数方　面的解决办法，而且以实际测试证明了该方法的有效性。　■俞慧月邵博闻刘芸易伟　上海硅知识产权交易中心　随着无线局域网（ＷＬＡＮ）技术、　移动通信技术和集成电路技术的快　速发展，对高速高精度模数转换器　（ＤＡＣ）的性能指标提出ｒ很高的要　求。而对于设计人员来说，如何测　试、验证ＤＡＣ真正的性能指标非　常重要，本文将专门对高速高精度　ＤＡＣ的测试方法进行探讨。　ＤＡＣ的主要参数和常用的测试方法　对于视频和无线通讯等应用所　图１：ＤＡＣ测试系统　需的ＤＡＣ，主要关注以下性能指　除基波分量以及所有谐波分量后剩　在系统中的表现。比如在视频应用　标：１．无杂波动态范同（ＳＦＤＲ）：指　下部分就是噪声，ＳＮＲ是基波分量　中，如果ＳＦＤＲ偏小，颜色的分辨　基波或载波分量与其他非基波和载　与所有噪声分量之和的比值。ＳＮＲ　率就会下降；在数字传输系统中，　波的最大杂波频率分量（可以是谐波　可通过给ＤＡＣ施加一个满量程的正　误码率就会提高。在音频系统中，　或失真波）的比值，单位是ｄＢ。２．信　弦波数字代码冉分析其输出波形的　ＴＨＤ偏大，则导致杂音的产生。　噪［Ｌ（ＳＮＲ）：ＤＡＣ的输出经过滤波滤　频率特性得到。３．信号与噪声谐波　一般来说，为了测试以上参　￣（ＳＮＤＰ．或ＳＩＮＡＤ１：跟ｓＮＲ的计算　数，可以搭建如图１所示的测试系　方法一样，只是将谐波分量也计算　统。测试系统使用数字输入输出系　在噪声内。４．伞谐波失真（ＴＨＤ）：和　ｓＩＮＡＤ相似，但它只包含谐波分量　不包含噪声。在这个比值计算中，　基波分量是分母而不是分子。ＤＡＣ　阶跃响应　的输人为一个正弦波的数字代码；　其输出是阶梯状的正弦波输出，需　要通过一个滤波器进行平滑处理。　经滤波后的输出波形再在颁域进行　分析，寻找与基波频率相关的谐波　图２：不同负载的阶跃响应　分量。上述参数将直接影响ＤＡＣ　图３：在测试系统中加入缓冲器。　４２　ｌ集成电路应用　设计诀窍ＴＥＣＨＮＩｃＡＬ　ＫＮ。ＷＨ。ｗ　图４：缓冲器电路　统（ＤＳＩＯ）为被测器件提供数字信号　信号与时钟信号的时序关系；另一　抓取被测器件的输ｆ』ｊ信号并量化，　由图３可以看出，同样的ＤＡＣ驱　激励，再使用数字量化器（Ｄｉｇｉｔｉｚｅｒ１　方面要保证信号传递的质量和完整　动下，不同的负载有着不同的稳定　性，这对测试电路板的设计、制造　时间，负载越大稳定时间越慢，而　并且分别存不同频点进行验证，在　就提出了一定的要求；而在高速高　在ＤＡＣ的动态性能测试中，芯片是　验证过程中使用直流仪表（ＨＤＶＳ）为　精度ＤＡＣ的测试中，更重要的是要　否能在所需的时间稳定下来是测试　被测器件提供电源并测量被测器件　保证信号采集的正确，能够『伟确地　是否成功的关键。　的功耗，使用测试设备（ＰＰＭＵ）对被　复现所需的信号。　测器件漏电流和参考电压等参数进　行量测。　由于使用ＡＤＣ（模数转换器）采集　ＤＡＣ动态性能测试的解决方案　ＤＡＣ的信号时，不同的ＡＤＣ有着不　为了能够正确评价高速高精度　同的输入电容。所以一般测试过程　ＤＡＣ芯片的动态参数，在常用的　高速高精度ＤＡＣ测试的关键点及存　中不叮避免地在ＤＡＣ的输Ｈ｛端带来　测试系统中，通过加入有源缓冲器　在的问题　不确定的负载，导致不能确定内置　（ａｃｔｉｖｅ　ｂｕｆｆｅｒ）来解决驱动负载不确定　在一定的时间内稳定下来。这样系　（下接４６页）　ＦＦＴ图　ｓｌ　在对ＤＡＣ进行测试时，一方　ＡＤＣ采集时，ＤＡＣ输ｍ信号是否已　的问题，可以有效地保证ＤＡＣ芯片　面要保证输入信号的正确，比如考　经稳定。图２是在同样ＤＡＣ驱动下，　虑输入数字信号的纯净性，以及此　不同负载的瞬态响应。　ＦＦＴ图　０　２ｎｄ　ＳＦＤＲ　７０　２５８９　ｌ　ＳＮＲ　６２　６７９７　Ｉ　ＳＮＤＲ　６１　７３６８　ｊ　ＴＨＤ一６８　６５６７　１　３ｒｄ　４ｔｌ＂Ｉ　５ｔｉ＂Ｉ　６ｔｈ　◇７ｔｌ－０　，８ｔｈ　９ｔｈ　ＳＦＤＲ　６５６４０２　１　ＳＮＲ　５４　８０７６　ＳＮＤＲ：５４１３６６　ＴＨＤ一６２　４０１９　，ｓｔ　。２ｎｄ　３ｒｄ　４ｔｈ　５ｔｈ　６ｔｈ　０　７ｔｈ　ｖ　８ｔｈ　Ａ　９ｔｈ　已　罂　罂　１　ｒ　’　ｃ　　ｆ《　｝　模拟输入频率（ＭＨｚ）　图５：常用方法输出信号频谱（左）与使用本方法的频谱（右）　４４　Ｉ集成电路应用　设计诀窍ＴＥＣＨＮＩｃＡＬ　ＫＮｏ　。ｗ　果后，我们发现它并非我们想要的　完善大型功能性ＥＣＯ的布局　结果。对比去除宏之前的布局图，　ＥＣＯ分析技巧一比较ｖｏｌｃａｎｏ　当分析ＥｃＯ结果时，我们总是　当我们采片ｊ大型功能性Ｅｃ０　以及去除宏和采用“ｒｕｎ　ｐｌａｃｅ　ｄｅｔａｉｌ　时，最为重要的是它们布局的优化　想要比较一下ｖｏｌｃａｎｏ间的差异；想　ｅｃｏ”后的布局图，我们不难看出　问题。一个好的布局就是一个好的　知道布局是如何变化的、新加入了　起点。在本节当中。我们探讨了如　多少个单元、布线是如何变化的等　这种方法有以下不足之处：首先，　去除宏后原来的地方就剩下一个空　何在应用ＥＣＯ之后进行ＥＣＯ布局的　信息；甚至我们还想要直接在ＧＵＩ　穴，这个空白区未被利用来进行优　优化，这在后优化阶段中是非常有　巾看剑这些变化，这会对我们分析　化；其次，宏周围单元密度高，可　能会引发宏周围的布线问题。　“ｒｕｎ　单元，而并不进行更多优化。　的。　问题有很大的帮助。为了实现这种　对于小型功能性ＥＣＯ，新加入　功能，我们考虑过是否能在一个环　大型功能Ｅｃｏ，我们需要一种更智　么我们就能比较这些ｖｏｌｃａｎｏ并指　ｐｌａｃｅ　ｄｅｔａｉｌ＿ｅｃｏ”命令只推开交迭的　单元的布局可手工来完成。但对于　境中输入２个或更多ｆｌ￣Ｊｖｏｌｃａｎｏ，那　为　获得更好的质量，我们　能的方法米处理；我ｆ『Ｊ虽想要通过　其不同之处。几经尝试后，我们得　尝试了另一种方式。虽然希望采用　¨Ｉ　具来帮助我们完成这项工作，但　到一个妥　方法：首先，采＿ｒｆｊ“ｄａｔａ　Ｍａｇｍａ　Ｔａｌｕｓ对这个区域进行更多　又不想运行全芯片优化，因为其影　ｃｏｐｙ／ｗｏｒｋ—ｎａｍｅ　ｗｏｒｋ２”命令将旧　优化，但又不希望进行全芯片布局　响的范围太大。　优化。因此我们尝试了“ｒｕｎ　ｐｌａｃｅ　的／ｗｏｒｋ复制：￣］１／ｗｏｒｋ２中；其次，使　我们希望丁具只完成这些单　用“ｄａｔａ　ｄｅｌｅｔｅ　ｏｂｊｅｃｔ／ｗｏｒｋ”命令　ｇｌｏｂａｌ—ｗｉｎｄｏｗ”命令，这个命令可　元的布局而不触及到设计的其他部　删除了旧的／ｗｏｒｋ；最后，输入新的　让工具只在我们定义的区域中进行　分。为此我们想了一个新方法：首　ｖｏｌｃａｎｏ。经过这些步骤后，我们可　布局优化。对比去除宏之前的布局　先，将新加入的单元以外的所有单　在一个环境巾拥有两个数据库：一　和采用“ｒｕｎ　ｐｌａｃｅ　ｇｌｏｂａｌ～ｗｉｎｄｏｗ”　元都“固定”。接着，在整个芯片　个是／ｗｏｒｋ，它是新ｆｌＩＪ，ｖｏｌｃａｎｏ；另一　命令之后的布局。我们不难发现那　上使用“ｒｕｎ　ｐｌａｃｅ　ｇｌｏｂａｌ”命令；由　个是／ｗｏｒｋ２，它是旧ｆｌ￣ｖｏｌｃａｎｏ。现　个空穴已被填充，我们在窗口中设　于其他单元全部都被同定了，因此　在，两个数据库使用　不同的实体　置的单元均被工具替换掉。在我们　只有新加入的单元在进行布局。这　名称，我们能使用脚本对其中的单　的项目中，这种方式显示出了不错　种方法效果不错。最后，去除之前　元或网路进行比较，如“／ｗｏｒｋ／ｔｅｍｐ／　的布局和时序结果。　的“固定”属性设置。　ｔｅｍｐ”、　“／ｗｏｒｋ２／ｔｅｍｐ／ｔｅｍｐ”　，■　（上接４４页）　统就能够采集到准确的电压值，从　而对原始信号进行充分的复现，以　利于对ＤＡＣ　片做出正确的评价。　本文方法与常用方法的对比　为了保征在驱动后级负载的同　有３２０Ｍ带宽，很好地满足了系统测　本次测试中，同样使用输　信号　　时，不引入额外的失真，缓冲器中　试的需求。为ｌ　ＭＨｚ的正弦信号，采样顿率为　的运放需要满足以下要求：　ＢＷ　如图４所示，测试系统使用有源　１００ＭＨｚ，冉将频谱分析图做对比。ｍｉｎ＝－（Ｎ＋２）×Ｌｎ２／（２×ＰＩ　Ｘ　Ｔｓ）　缓冲器后，ＤＡＣ的输　仅仅驱动有　本文提出的测试方案增加了适　件（电阻、电容），使得测试系统对于　载的要求降到最低。该方案易于实　施，投入也不大，提高了测试系统　的适应性，解决了高速高精度ＤＡＣ　和无源器　ＢＷ　ｍｉｎ为运放需要的最小带　源缓冲器的负载，而有源缓冲器则　量的有源器件（运算放大器）ｌＦｊ，ＡＣ数字量化器ｆｌＯＡＤＣ，　宽；Ｎ为ＤＡＣｆｌ￣ｊ分辨率，Ｔｓ为线性稳　驱动后面ｆ定时间；ＰＩ为圆周率。　这样无论后面测试设备的负载如何　ＤＡＣ芯片的驱动能力和系统测试负　对于１０Ｂｉｔ　１ＯＯＭ的ＤＡＣ来说，　其半周期为５ｎｓ，故根据以上公式得　变化，稳定时间都不会受影响。　出运放最小带宽为２６８Ｍ。因此本系　测试结果对比　统采用ＡＤ８１３８运放芯片，此运放具　为了对比两种测试方法，在　芯片动态参数测试的问题。■　４６　Ｉ集成电路应用