东 南 大 学 考 试 卷（A卷）
课程名称 计算机组织与结构 考试学期 2010-2011-3
得分
适用专业
计算机
考试形式 闭卷
考试时间长度 120分钟
（开卷、半开卷请在此写明考试可带哪些资料） 题目 一 二 三 四 五 六 七 八 总分 得分 批阅人 线 一、选择题（每小题2分，共26分）
1、冯·诺依曼模型计算机中，程序执行过程实际上是循环的指令执行过程，指令地址用作循环变量，通常存放在（ ）寄存器中。
封 A. PC B. IR C. ID D. MDR 2、下列部件中，（ ）是使指令执行过程实现循环的关键部件。 A. PC B. 时序部件 C. 控制信号形成部件 3、下列奇偶校验码中，采用偶校验的校验码是（ ）。
密A. 11001011 B. 11010110 C. 11001001
4、若浮点数尾数(纯小数)用补码表示，对浮点数尾数[X]补=1.101100，使其变为规格化尾数时，下列说法中正确的是（ ）。 A. 无需规格化 B. 需左规1次 C. 需右规1次
5、计算机中关系运算常用算术运算及逻辑运算实现，为此需在状态寄存器中设置Z/C/S/V位，这些状态位应在( )时改变其值。 A.逻辑运算 B. 算术运算 C. 逻辑运算或算术运算 6、为提高主存的性能/价格，现代计算机中内存条常由（ ）芯片组成。 A. SRAM B. Cache C. FLASH D. SDRAM 7、（ ）虚拟存储器中，辅存与主存间的信息交换单位的大小是可变的。
A．段式 B．页式 C．段页式
第 1 页 共 5 页
8、下列寻址方式中，（ ）寻址方式只能用于指令寻址。 A．立即 B．寄存器 C．基址 D．相对 9、下列集中式总线仲裁方式中，（ ）方式的仲裁过程不需要主设备参与(即仲裁过程中不需要询问主设备)。
A. 串行菊花链 B. 计数器定时查询 C. 独立请求 10、某32位数据宽度、时钟频率为133MHz的总线中，一次总线传输周期需2个总线时钟周期，则总线的数据传输率（又称总线带宽）为（ ）。 A. 266MB/s B. 532MB/s C. 266Mb/s D. 532Mb/s
11、下列流水线的数据相关处理方法中，（ ）的性能最佳。 A. 后推法 B. 重定向法 C. 乱序流动法
12、若一个磁盘存储器有10个双面盘片（最外侧两个盘面不用），用于记录信息的柱面数为2000，每个磁道上有3000个扇区，每个扇区可记录512B信息，则该磁盘存储器的容量约为（ ）。
A. 27MB B. 54MB C. 27GB D. 54GB 13、现代计算机常采用以存储器为中心的工作方式来提高系统性能，下列I/O方式中，（ ）可实现以存储器为中心的工作方式。 A. 中断方式 B. 程序查询方式 C. DMA方式 二、填空题（每空1分，共16分）
1、若X＝-41、Y＝+29，则用8位二进制表示的[X]原＝ 、[X]补
＝ ，[X＋Y]补＝ 、[X－Y]补＝ 。
2、6位补码形式的定点表示中，可表示的有符号整数范围是 至 。 3、层次结构存储系统可满足用户大容量、高速度、低价格要求的原因是程序呈现出 规律，Cache-主存-辅存层次结构中，Cache主要解决主存速度问题，故Cache全部由硬件构成、CPU按 地址访问Cache。
4、Cache实现技术中， 映像方式的块冲突概率最低， 替换算法的命中率最高， 写策略存在一致性问题。
5、指令系统中，地址码采用不同寻址方式的主要目的是 ，
第 2 页 共 5 页
操作码不采用霍夫曼编码的主要原因是该编码方式的 。
第 3 页 共 5 页
线 名姓 封 密 号学6、为提高计算机系统的可扩展性，现代计算机大多采用 互连方式，为实现I/O操作的标准化，常使用称为 的部件中转CPU对不同I/O设备的各种I/O操作，CPU则通过 表明当前I/O操作的类型及目标。 三、计算题（每小题6分，共24分）
1、RA、RB、RP均为8位寄存器，有符号整数X及Y的机器数存放在RA及
RB中，(RA)＝10101001、(RB)＝01100101，用原码一位乘法规则计算[X×Y]原，并写出存放结果的寄存器RP及RB的内容，RP存放乘积高部。
2、某计算机主存按字节编址，CPU有20根地址引脚、8根数据引脚，配有16KB的 Cache，Cache与主存间采用2路组相联映像方式、块大小为16B。
①画出主存地址的组成格式，计算并标出各组成部分的长度；
②计算Cache中块标记的长度；
③若CPU访存地址为2E701H时，计算Cache命中时可能的Cache块号及块标记的值。
3、某16位CPU约定主存单元长度为16位，指令系统的指令格式如下图所
示，其中DF＝001、010、100分别表示立即寻址、基址寻址、相对寻址方式，CPU中只有1个基址寄存器(简写为RB)及1个变址寄存器(简写为RI)，立即寻址及相对寻址的形式地址A用原码表示。
15 11 10 9 8 7 0
操作码OP 寻址方式位DF 形式地址A
①该指令系统最多可定义多少种不同的操作？
②若(RB)=0037H、(RI)=1122H、(PC)=1234H，当欲执行的指令分别为42A0H、29A2H及1424H时，请分别计算各指令DF对应的操作数值或操作数EA。
4、某CPU主频为100MHz，所有指令的指令周期均包含3个机器周期，每个机器周期均包含3个节拍周期。若程序A执行时共需执行1000条指令。
①该CPU采用串行方式执行指令时，计算程序A所需执行时间。 ②该机器采用流水方式执行指令时，指令流水线以节拍周期为拍，且程序A中各指令间均不存在数据相关，计算程序A所需执行时间，及程序A执行期间流水线的吞吐率。 第 4 页 共 5 页
四、简答题（每小题5分，共10分）
1、总线同步定时方式与异步定时方式的主要原理各是什么？简要说明主设备、从设备如何进行联络的。
2、向量中断的中断响应阶段需完成哪些工作？简述I/O中断请求能够得到响应的条件。
五、欲用16K×4bit的SRAM芯片、8K×8bit的ROM芯片构成64K×8bit的主存储器（前16KB为ROM空间），完成下列要求：
1)写出ROM、SRAM芯片及主存储器的地址引脚信号、数据引脚信号个数； 2)主存储器需需ROM、SRAM芯片各多少片？用图或表格形式说明各芯片在主存储器空间中的位置(起/止地址及起/止数据位)，若主存储器的片选信号线用
CS表示，写出各ROM、SRAM芯片的片选引脚信号的有效逻辑；
3)画出主存储器的各信号线与各ROM、SRAM芯片相应引脚连接的逻辑结构图，注意标出所有相关引脚名称。(共12分)
六、CPU内部结构及数据通路如下图所示，DE为位扩展部件，Y中存放加数或减数，时序系统采用联合控制方式，相关微操作控制信号已在图中标出，寄存器的微操作控制信号未标出(用Rxin及Rxout表示，如R0in及R0out)。写出单字长指令R0←[(R2)+A]－(R0)的微操作命令序列。其中，指令的源操作数为变址寻址方式(A为形式地址)，目的操作数为寄存器寻址方式。（共12分） 系统总线 Read Write End WMFC PC IR SEout DE PC+1 ID … 时序 部件 … CPU MAR MDR 单总线 数据通路 Y Add Sub ALU Z R0 R1 R2 R3 编码逻辑 …… 微操作控制信号 主存储器
第 5 页 共 5 页
因篇幅问题不能全部显示，请点此查看更多更全内容