阻抗控制计算之SI9000

Jerry Wang 

概述 

阻抗匹配在高速电路设计中非常重要，高速电路板设计的时候通常对于关键信号都需要进行阻抗控制。SI9000是一款很好的计算软件，之前的版本有SI6000以及SI8000，本文试图简要介绍SI9000的使用并给出SI6000和SI9000的异同。 

传输线阻抗的由来以及意义 

传输线阻抗是从电报方程推导出来（具体可以查询微波理论），如下图，其为平行双导线的分布参数等效电路： 

从此图可以推导出电报方程 

取传输线上的电压电流的正弦形式 

得到 

推出通解 

定义出特性阻抗 

无耗线下r=0，g=0则得到 

注意，此特性阻抗和波阻抗的概念上的差异（具体查看平面波阻抗定义） 

特性阻抗与波阻抗之间的关系可从LC=εμ此关系式推出。

理解特性阻抗理论上是怎么回事，再来看看实际的意义。当电流电压在传输线传播的时候，如果特性阻抗不一致所求出来的电报方程的解不一致，就造成所谓的反射现象等等。在信号完整性领域里，比如反射、串扰、电源平面切割等问题都可以归类为阻抗不连续问题，因为匹配的重要性在此展现出来。

叠层（Stackup）的定义

下图是一种8层板常用的叠层，4层power/ground以及4层走线层，sggssggs，分别定义为L1、L2…L8，因此要计算的阻抗为L1、L4、L5和L8。 

下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念

Oz 本来是重量的单位Oz(盎司 )=28.3 g(克)，在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下

这里需要注意的是，由于内层蚀刻表面层电镀，实际的厚度会有差别，比如内层一般的1Oz = 1.2 mil。 介电常数(DK)的概念

电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数：

ε = Cx/Co = ε'-ε\"

Prepreg/Core 的概念

pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有.

传输线特性阻抗的计算

首先,我们来看下传输线的基本类型,在计算阻抗的时候通常有如下类型: 微带线和带状线,对于他们的区分,最简单的理解是,微带线只有1 个参考地,而带状线有2个参考地,如下图所示

对照上面常用的8 层主板,只有top 和bottom 走线层才是微带线类型，其他的走线层都是带状线类型。在计算传输线特性阻抗的时候, 主板阻抗要求基本上是:单线阻抗要求50 或者60 Ohm，差分线阻抗要求是70~110 Ohm（100 ohm）,厚度要求一般是1~2mm,根据板厚要求来分层得到各厚度高度。

在此假设板厚为1.6mm,也就是63mil 左右, 单端阻抗要求60 Ohm,差分阻抗要求100 Ohm,我们假设以如下的叠层来走线

先来计算微带线的特性阻抗，由于top 层和bottom 层对称，只需要计算top 层阻抗就好的，采用polar si6000,对应的计算图形如下:

在计算的时候注意的是:

1、你所需要的是通过走线阻抗要求来计算出线宽W(目标)

2、各厂家的制程能力不一致,因此计算方法不一样,需要和厂家进行确认

3、表层采用coated microstrip 计算的原因是,厂家会有覆绿漆,因而没用surface microstrip 计算,但是也有厂家采用surface microstrip 来计算的,它是经过校准的 4、w1 和w2 不一样的原因在于pcb 板制造过程中是从上到下而腐蚀,因此腐蚀出来有梯形的感觉(当然不完全是)

5、在此没计算出精确的60 Ohm 阻抗,原因是实际制程的时候厂家会稍微改变参数,没必要那么精确,在1,2ohm 范围之内我是觉得没问题

6、h/t 参数对应你可以参照叠层来看 再计算出L5 的特性阻抗如下图

各版本对于stripline 还有symmetrical stripline 的计算图,实际上的差异从字面来理解就是symmetrical stripline 其实是offset stripline 的特例H1=H2。

在计算差分阻抗的时候和上面计算类似,除所需要的通过走线阻抗要求来计算出线宽的目标除线宽还有线距,在此不列出

选用的图是

在计算差分阻抗注意的是:

在满足DDR2 clock 85 Ohm~1394 110 Ohm 差分阻抗的同时又满足其单端阻抗,因此我通常选择的是先满足差分阻抗(很多是电流模式取电压的)再考虑单端阻抗(通常板厂是不考虑的,实际做很多板子,问题确实不算大,看样子差分线还是走线同层同via 同间距要求一定要符合)。

特性阻抗公式 (含微带线,带状线的计算公式)

a.微带线(microstrip)

Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。

b.带状线(stripline)

Z=[60/sqrt(Er)]ln{4H/[0.67π(0.8W+T)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用

SI9000应用以及与SI6000的差别 

还是以上面的例子来说明问题，在使用SI9000来计算阻抗的时候，必须在叠层结构确定后的基础上选择正确的计算模型。比如上述L5层在用SI6000计算阻抗的时候使用的是“1B1A”模型，而如果使用SI9000来计算那么就应该使用“1B2A”模型。类似“1B2A”和“2B1A”这样的模型似乎是SI9000新加入的模型（没有用过SI8000，所以不知道是否是从SI8000开始就有了）。由此可以看到SI9000将模型分得更细了，对于SI6000来说所有的中间层都只有“1B1A”这一类模型，即将SI9000里的2个“A”合成一个“A”，如果有2个“B”也同样合成一个“B”。具体可以从H1和H2的厚度上可以看出来。下图是利用SI9000重新计算L5的阻抗，可以看看异同： 

比较2个软件计算，除了模型选择的差异外，在SI6000中H2=15+5+1.4（core+PP+copper），1.4的copper厚度使用了理论值，实际个人认为应该1.2更合适。而在SI9000里所有的H*都只是指介电层厚度（即Core和PP）。 下面来解释一下什么是SI9000里的“2B1A”以及“1B2A”（再往下细分就不在这里讨论了）。“1B2A”可以参考上述L5，下面再举个“2B1A”的叠层结构： 

TOPL2L3L4L5L6L7BOT

CORE(Outer layer+Plating)GNDVCCSIGSIGVCCGND

(Outer layer+Plating)

CORECORE 上图的L4和L5在SI9000计算阻抗的模型都是“2B1A”，其实这里的“A”就是“above”，而“B”就是“Below”的意思。也即如果是“2B”则该铜片背靠方向到参考层要经过2层介质层，同理如果“2A”则该铜片面对方向到参考层要经过2层介质层，同理可以解释“1A”和“1B”。其实有一个简单的法则，就是如果一个芯层（Core）两边的铜都定义为内部布线层的时候则这2层都是“2B1A”模型，如果有一层为信号层而另一层为参考层则为“1B2A”（注：该法则未经过验证，呵呵）。