SOI技术的发展思路

第３３卷第２期　２０１０年４月　电子器件　Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｖ０１．３３　Ｎ０．２　Ａｐｒ．２０１０　Ｄｅｖｅｌｏｐｍｅｎｔ　Ｓｔｒａｔｅｇｉｅｓ　ｗｉｔｈ　ＳＯＩ　Ｔｅｃｈｎｏｌｏｇｙ　ＣＲＥＮ　Ｘ　（Ｄｅｐａｒｔｍｅｎｔ　ｏｆＥｌｅｃｔｒｏｎｉｃｓ　Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ．Ｔｏｎｇｆｉ　Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ　２０１８０４，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ｅｖｏｌｖｉｎｇ　ｓｉｔｕａｔｉｏｎ　ｏｆ　ＳＯＩ　ｔｅｃｈｎｏｌｏｇｙ　ｉｓ　ｓｕｍｍａｒｉｚｅｄ．Ｂａｓｅｄ　０ｎ　ｔｈａｔ，ｅｖｏｌｖｉｎｇ　ｓｃｈｅｍｅ　ｏｆ　ＳＯＩ　ｔｅｃｈｎｏｌ－　ｏｇｙ　ｉｎ　ｔｈｅ　ｎｅｗ　ｓｉｔｕａｔｉｏｎ　ｉｓ　ｓｕｂｍｉｔｔｅｄ．Ｉｎ　ｏｒｄｅｒ　ｔｏ　ｍａｋｅ　ｆｕｌｌ　ｕｓｅ　ｏｆ　ａｄｖａｎｔａｇｅｓ　ｏｆ　ＳＯｌ　ｔｅｃｈｎｏｌｏｇｙ，ｍａｉｎ　ｓｔｒａｔｅｇｉｅｓ　ａｒｅ　ｓｅｔ　ｏｎ　ｄｅｐｒｅｓｓｉｎｇ　ａｐｐｒｏａｃｈ　ａｇａｉｎｓｔ　ｆａｃｔｏｒｓ　ｔｈａｔ　ｉｎｆｌｕｅｎｃｅ　ｄｅｖｉｃｅ’Ｓ　ｓｔａｂｉｌｉｔｙ，ｂｙ　ｒｅｓｅａｒｃｈ　ｏｎ　ｎｅｗ　ｓｔｒｕｃｔｕｒｅ　ａｎｄ　ｍａｔｅｒｉ－　ａｌ　ｔｏ　ｈａｎｄｌｅ　ｎａｔｉｖｅ　ｓｈｏｒｔｃｏｍｉｎｇｓ　ｏｆ　Ｓｉ—ｂａｓｅｄ　ＩＣ，ｂｙ　ｔａｃｋｌｉｎｇ　ｋｅｙ　ｐｒｏｂｌｅｍｓ　ｔｏ　ｉｍｐｌｅｍｅｎｔ　ｐｈｙｓｉｃａｌ　ｍｏｄｅｌｉｎｇ　ｏｆ　ＳＯｌ　ｔｅｃｈｎｏｌｏｇｙ　ｗｈｅｎ　ａｐｐｌｉｅｄ　ｉｎ　ＲＦ，ａｎａｌｏｇ　ａｎｄ　Ｍ／Ｓ　ｃｉｒｃｕｉｔｓ，ｂｙ　ｉｎｎｏｖａｔｉｏｎ　ｔｏ　ｐｕｓｈ　ＳＯＩ　ｔｅｃｈｎｏｌｏｇｙ　ｊｏｉｎｉｎｇ　ｉｎｔｏ　ｎｅｗ　ｅ－　ｍｅｒｇｅｎｃｙ　ｔｅｃｈｎｏｌｏｇｙ　ａｒｅａｓ．　Ｋｅｙ　ｗｏｒｄｓ：ＳＯＩ（ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）；ｆｌｏａｔｉｎｇ—ｂｏｄｙ　ｅｆｆｅｃｔ；ｓｅｌｆ－ｈｅａｔｉｎｇ　ｅｆｆｅｃｔ；ｔｈｒｅｓｈｏｌｄ　ｒｏｌｌ—ｏｆｆ；ｒａｄｉａｔｉｏｎ　ｈａｒｄ—　ｅｎｅｄ　ＥＥＡＣＣ：２５５０　ＳＯＩ技术的发展思路　陈　昕　（同济大学电子科学与技术系，上海２０１８０４）　摘　要：对ＳＯＩ技术的发展情况进行了概述。在此基础上，提出了新形势下ＳＯＩ技术的发展思路。为了充分发挥ＳＯＩ技术的　优势，主要的思路是对影响器件稳定性的因素采取抑制方法、通过新结构和新材料的研究来应对硅基集成电路的固有弱点、　通过关键技术攻关来应对ＳＯＩ技术应用于射频及模拟和Ｍ／Ｓ电路时的物理模型问题、通过创新来推进ＳＯｌ技术与新技术领　域的融合。　关键词：ＳＯｌ（ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）；浮体效应；自加热效应；阈值漂移；辐射加固　中图分类号：ＴＮ３８６　文献标识码：Ａ　文章编号：１００５—９４９０（２０１０）０２—０１９３—０４　微电子技术的发展要求¨Ｊ，提出关于目前发展ＳＯＩ　近五十年来，半导体技术依照摩尔定律快速发　展，ＣＭＯＳ体硅工艺也面临性能挑战　。在这样的　形势下，各国开发了许多新技术来解决器件尺寸持　续缩小所带来的性能降级问题，ＳＯ１技术正是在这　样的背景下产生的。　技术的一些考虑。　本文分成４个部分。第２部分介绍ＳＯ１技术的　发展情况，包括已取得的成就和存在的问题；第３部　分提出ＳＯｌ的发展策略；第４部分是结语。　ＳＯＩ技术可看成是基于ＳＯＩ圆片的器件制造及　电路和系统的应用技术。用ＳＯＩ工艺制备的半导体　１　ＳｏＩ技术的发展情况　１．１取得的成就　ＳＯｌ技术经过近十年的发展，已经在集成电路　器件通常具有较高的性能和较低的功耗，但同时也　具有较高的材料成本和导致电路设计复杂化的一些　异常晶体管行为。　产业所需的晶圆技术、生产加工工艺和电路及系统　应用领域取得了实质性的进展。ＳＯＩ代工厂可以从　相比体硅器件，ＳＯ１晶体管的扩散电容较小，器　件工作速度较快，并且具有较低的运行功率。国内　有关ＳＯＩ材料制备及性能评述的文章较多，例　圆片制造商那里得到Ｓｍａｒｔ．ｃｕｔ技术　２　制备的薄膜　ＳＯＩ圆片，芯片提供商可以应用ＳＯＩ工艺设计高性　能的Ｐｏｗｅｒ　ＰＣ处理器（ＩＢＭ）、任天堂（Ｎｉｎｔｅｎｄｏ）游　如＿２　，国际论文对其高性能应用的研究较重视，例　如　，并且对ＳＯＩ在等比例缩小中的理论极限进　行了一定探讨　Ｊ。本文基于ＳＯＩ技术发展情况和硅　收稿日期：２００９—１２—２０　修改日期：２００９—１２—３０　戏机芯片、大众公司（ｓＶｗ）车内网络（ＩＶＮ）芯片　等，并且国际上还成立了ＳＯＩ产业联盟　Ｊ，旨在降低　１９４　电　子　器　件　第３３卷　ＳＯＩ系统的功耗，适应集成电路低能耗发展的需要。　２．１．２抗总剂量辐射的研究　目前，ＳＯＩ器件通过不断的发展壮大，已逐步在　武器及空天（抗辐射）、高性能、ＲＦ和ＳＯＣ集成、低　ＳＯＩ技术在抗总剂量辐射上并不比体硅有更多　的天然优势，而且由于ＣＭＯＳ　ＩＣ的抗辐射加固技　术¨　已趋于成熟，因此，关于电路抗辐射性能的研　究报道主要集中于ＳＯＩ的抗总剂量辐射方面¨卜　Ｊ。　功耗、高温／压环境应用中提供更好和更高可靠性的　解决方案。　１．２存在的问题　值得一提的是，在ＳＯＩ抗总剂量辐射方面，单纯　对氧化埋层进行加固是片面的。文献［１５］通过对　超高总剂量（＞２Ｍ　ｒａｄ（Ｓｉ））辐射下ＳＯＩ器件的阈值　ＳＯＩ技术虽然具有确定的优于体硅工艺的器件　性能，但由ＳＯＩ特殊的器件结构引起的浮体、自加热　等效应¨　，又使ＳＯＩ器件具有不同于体硅工艺的反　常行为，需要通过研究来抑制。　其次，ＳＯＩ器件的基础仍然是硅基集成电路技　术，所以，它在抗总剂量辐射、载流子迁移率、晶体管　转换速度等方面，又具有体硅器件固有的特点，需要　通过改进来提高性能。　此外，ＳＯＩ器件的特殊结构又使其射频（ＲＦ）应　用仅通过简单的工艺加工就能获得高质量的无源元　件，为ＲＦ与数字电路的集成提供了可能性。这方　面，需要加强研发来促进发展。　最后，ＳＯＩ材料的绝缘埋层在一些新技术应用　中可充当刻蚀工艺的阻挡层。这方面，需要通过开　发来获得ＳＯＩ技术的潜在优势。　２　ＳｏＩ技术的发展思路　现对ＳＯＩ技术提供一些继续发展的思路，并综　述有关成果作为进一步研究的基础。　２．１影响ＳＯＩ器件稳定性的工艺因素　２．１．１　自加热效应的研究　与体硅器件相比，由于ＳＯＩ功率器件的绝缘埋　氧层（ＢＯＸ）的热传导率远远低于体硅（ＳｉＯ：的热传　导率大约是Ｓｉ的１％），器件散热非常缓慢，产生自　加热效应，导致有源区温度显著上升。　已有的研究表明，对沟道均匀掺杂的ＳＯＩ　ＬＤ・　ＭＯＳ器件，产生热量的最大点在漏端；而对掺杂浓　度从源到漏逐渐增加的沟道线性掺杂ＳＯＩ　ＬＤＭＯＳ　晶体管的研究表明，最大温度点出现在源端附近的　沟道区，在较高的栅压和漏压下工作时，最大温差可　在６０　Ｋ以上。　由于自加热效应会导致器件的性能不稳定，因　此，需要进一步研究抑制自加热效应的器件结构和　工艺参数。通常采用下面两种方法来减弱自加热效　应。一是采用热传导率相对较高的Ａ１Ｎ，Ｓｉ　Ｎ　等材　料来代替ＳｉＯ　形成绝缘层。另外一种办法是通过　对器件结构，工艺参数的优化来达到减弱自加热效　应的作用。如减小埋氧层厚度，增加硅膜厚度可以　在一定程度上减弱自加热效应　。　漂移和漏电变化的研究，发现了这一结论。　２．１．３浮体效应的研究　ＳＯＩ器件与体硅器件之间最主要的区别，在于　。ＳＯＩ器件的顶层硅膜相对于衬底是浮空的，引起“浮　体效应”。浮体效应包括器件中性体区电荷积累导致　的阈值电压变化，表现为输出特性的翘曲效应和亚阈　值斜率异常（低于理论极限）；和栅电压控制截止时，　横向寄生双极晶体管导通产生的脉冲输出漏电流等。　浮体效应的存在影响了ＳＯＩ晶体管的性能稳定　性，因此，为了获得较好的ＳＯＩ器件和电路性能，人　们不断探索抑制甚至消除浮体效应的办法。目前主　要有两类用以抑制浮体效应的方法，即体接触方法　和工艺方法。体接触方法通过硅膜底部中性浮空区　域与外部接触的方法引出积累电荷，这种方法能够　成功抑制浮体效应。但在诸多体接触结构中，很难　找到一种有效的结构Ｌ１　。例如：源端体接触虽然引　入的电阻较低，但缺点是源、漏端不对称；侧向体接　触保持了器件的对称性，却引入了高阻。另外，体接　触结构会增加单个晶体管的面积、减小芯片的集成　度，而且它对积累电荷的吸收率随着沟道宽度的增　加而迅速减小。除了体接触，采取一些工艺方法也　能有效抑制浮体效应。这类方法主要是用注入、掺　杂等工艺手段，对源极或漏极进行特殊的处理，如　源、漏区深注入Ａｒ离子，源体接触ＬＤＤ结构等。缺　点是在抑制了浮体效应的同时产生其它问题¨　。　例如，源、漏区深注入Ａｒ离子方法增加了结泄漏，而　源体接触ＬＤＤ的工艺加工步骤较复杂。　２．２不断开展ＳＯＩ同类工艺的研究　２．２．１　开展ｓＳＯＩ的研究　应变硅是一种能够提高载流子迁移率从而增强　器件性能的工艺技术。国际Ｉｃ业界普遍接受的应变　硅衬底包括两种类型，一种是直接在绝缘体上生长的　应变硅（ｓｔｒａｉｎｅｄ　ＳＯＩ），另一种是在绝缘体上的驰豫硅　锗上生长的应变硅（ｓＧＯＩ）。相对采用硅以外的高迁　移率半导体材料，如ＧａＡｓ等Ⅲ一Ｖ族化合物半导体，　在硅中引入应变硅的方法更有利于与ＣＭＯＳ工艺的　兼容。ＩＢＭ公司的系统与技术小组，利用弛豫的　第２期　陈昕：ＳＯＩ技术的发展思路　１９５　ＳｉＧｅ！应变Ｓｉ的双层结构来产生沟道内单轴张应变　（４００　ＭＰａ）。与无应变的器件相比，其迁移率增大了　４ｏ％，驱动电流提高了ｌ５％　（ＩＢＭ）。　２．２．２开展ＧＯＩ的研究　ＧＯＩ（绝缘体上锗）是高端硅基衬底材料领域的　最新成果。ＧＯＩ能用作光电探测器（锗吸收８５０　ｎｍ　波长的光的效率是硅的７０倍），而且也能用来制作　高速晶体管。基于锗材料的晶体管的转换速度可比　硅的大３到４倍。ＧＯＩ用于制造高速光电探测器　（运行频率３０　ＧＨｚ），这使其理论上适用于探测传输　速率在５０　Ｇｂｉｔ／ｓ以上的信号，使芯片上的光互连更　接近实际。并且，因为锗能够有选择地放置在光电　探。贝０器所在的区域，所以新的探测器与标准的微芯　片技术兼容　。这种兼容性使得有可能在同一块　芯片上集成光电电路。　２．３发展ＲＦ及模拟和Ｍ／￥电路的ＳＯ１技术　２．３．１射频ＩＣ的ＳＯＩ应用　在高性能ＣＭＯＳ电路应用方面，实现ＲＦ电路　与ＣＭＯＳ电路的理想集成，是未来无线通信领域需　要解决的一个重要问题　Ｊ。　基于射频器件的模型库需求，目前射频设计主　要依赖于代工厂提供的工艺设计套件（ＰＤＫ），难以　充分发挥工程师的设计效率。然而，ＳＯｌ工艺是比　体硅工艺更新的技术，尤其ＳＯＩ工艺在射频应用时，　采用高阻ＳＯＩ材料，基于完全的氧化物隔离，高电阻　率衬底可降低电容耦合，减小与衬底相关的射频损　耗。即使在较高频率下，ＳＯＩ电感也具有较体硅工　艺更高的Ｑ值。因此，实现基于ＳＯＩ技术的射频模　块与数字系统的集成将为射频应用提供更理想的性　能　。但是，问题在于ＳＯＩ射频模块的设计能否　在类似数字系统设计的高效率平台环境中完成。为　了实现这样的平台，工具提供商必须创建和维护支　持ＲＦ标准的模型库，这些库还应包括测试与验证　套件，用来确认库的有效性。　２．３．２模拟和Ｍ／Ｓ电路的ＳＯＩ应用　模拟元件性能容易受到邻近模拟元件及数字电　路模块的影响。ＳＯＩ电路的绝缘埋层可以降低来源　于衬底的电流干扰及耦合的影响。特别是在使用较　高电阻率的衬底时，　ＳＯＩ技术的优势可扩大１～２个　频率量级。实际的曲线如图１所示。因此，借助ＳＯＩ　技术可获得较高质量的模拟电路，且面积成本较小。　但数模混合电路仿真还存在模型问题。体硅工　艺的模拟电路采用ＳＰＩＣＥ模型，数字电路的ＳＩ（ｓｉｇｎａｌ　ｉｎｔｅｇｒａｔｙ）分析采用ＩＢＩＳ模型，因此，为了噪声分析，　数模混合电路的仿真验证需要支持混合模型的仿真　图１　体硅和ＳＯｌ结构的衬底噪声响应的　数量级比较（从数字区到模拟区）　。　器口引。但器件模型，对模拟电路设计者来说一直就　是很难得到的，因此，发展基于ＳＯＩ的模拟和Ｍ／Ｓ电　路，就要研制器件模型，并通过实验分析来验证。　２．４　ＳＯ１技术与新技术领域的融合　２．４．１　高精度ＭＥＭＳ　ＭＥＭＳ市场在２００８年达到８０亿美元，预计　２０１２年达到１６０亿美元＿９』。与体硅工艺的晶圆片　腐蚀不同的是ＭＥＭＳ工艺要求在刻蚀深度上达到　更好的一致性。　如果采用ＳＯＩ工艺，借助ＳＯＩ硅膜厚度的均匀　性（例如，采用注氧键合技术生产的ＳＯＩ材料，３００　ｎｍ以内硅膜厚度均匀性达到＋／一１０　ｎｍ；加上外延　制备厚顶层硅ＳＯＩ材料，顶层硅的厚度均匀性可以　控制在＋／一２％以内　），可由ＳＯＩ圆片制造商实　现精确控制，底部埋氧层可充当良好的刻蚀阻挡层，　从而实现精确的ＭＥＭＳ刻蚀深度。　２．４．２　ＣＭＯＳ传感器　随着ＣＭＯＳ传感器工艺的不断完善，其成像质　量已堪比ＣＣＤ器件，并且由于具有片上系统集成的　优势，已广泛应用于数码相机等产品上　。不足的　是目前所采用的前光照明技术（ＦＳＩ：Ｆｒｏｎｔ－Ｓｉｄｅ　Ｉｌｌｕ．　ｍｉｎａｔｉｏｎ）使光路受到电路层的阻挡发生偏转，产生　邻近像素间的串扰噪声，影响成像质量。最新的背　光照明技术（ＢＳＵ　把滤色片和微透镜放在像素系　统的背面，使光从传感器的背面照过来。由于光路　不必通过处理电路，可明显提高其敏感度。如果使　用ＳＯＩ工艺生产ＢＳＩ图像传感器，可以利用ＳＯ１材　料的绝缘埋层充当刻蚀工艺的阻挡层，有希望形成　低成本、高质量的ＣＭＯＳ图像传感器工艺。　３　结语　ＳＯＩ技术由于其特有的器件结构而表现出体硅　工艺缺少的优良性能，因而成为２１世纪硅微电子技　术的可选方案之一。　ＳＯＩ的发展虽已建立了成功的商业模型　，但　ｌ９６　电　子　器件　第３３卷　随着市场对集成电路产品的性能要求不断更新。ＳＯＩ　技术的发展更是面临着器件结构、原材料工艺、设计　平台与ＩＰ工具支持等方面的限制。为了应对这些　挑战，应继续对影响ＳＯＩ器件性能的因素进行研究、　不断开展ｓＳＯＩ、ＧＯＩ等工艺的研究、加强已知领域，　如ＲＦ、模拟及Ｍ／Ｓ电路与数字系统集成的关键技　术研究、及加强ＳＯＩ工艺技术与新技术的融合创新。　参考文献：　［１］　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｃｈｎｏｌｏｇｙ　Ｒｏａｄｍａｐ　ｆｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，２０Ｏ７　Ｅｄｉｔｉｏｎ．　［２］　陈猛，王一波．ＳＯ１材料的发展历史、应用现状与发展新趋势　（上）．中国集成电路．２００７，７：７５—７９．　［３］　陈猛，王一波．ＳＯＩ材料的发展历史、应用现状与发展新趋势　（下）．中国集成电路．２００７，８：３１—３６．　［４］　林成鲁．ＳＯＩ一纳米技术时代的高端硅基材料［Ｊ］．微电子学，　２００８，３８（１）：４４—４９．　［５］　Ｊｉｎ　Ｃａｉ，Ａｍｌａｎ　Ｍａｊｕｍｄａｒ，Ｄａｖｉｄ　Ｄｏｂｕｚｉｎｓｋｙ，ｅｔ　ａ１．Ｕｌｔｒａ—Ｌｏｗ　Ｌｅａｋａｇｅ　Ｓｉｌｉｃｏｎ・－ｏｎ・－Ｉｎｓｕｌａｔｏｒ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　６５　ｎｍ　Ｎｏｄｅ　ａｎｄ　Ｂｅ－　ｙｏｎｄ［Ｃ］／／ＩＥＤＭ，２００７：９０７—９１０．　［６］　Ｎｅｒｉｃ　Ｆｏｎｇ，Ｊｏｎｇｈａｅ　Ｋｉｍ，Ｊｅａｎ－Ｏｌｉｖｉｅｒ　Ｐｌｏｕｃｈａｒｔ，ｅｔ　ａ１．Ａ　Ｌｏｗ—　Ｖｏｌｔａｇｅ　４０一ＧＨｚ　Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＶＣＯ　ｗｉｔｈ　１　５％Ｆｒｅｑｕｅｎｃｙ　Ｔｕｎ—　ｉｎｇ　Ｒａｎｇｅ　ｉｎ　ＳＯＩ　ＣＭＯＳ　Ｔｅｃｈｎｏｌｏｇｙ［Ｊ］．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ—　Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００４，３９（５）：８４１—８４６．　［７］　Ｊｏｈｎ　Ｂａｒｔｈ，Ｗｉｌｌｉａｍ　Ｒ　Ｒｅｏｈｒ，Ｐａｕｌ　Ｐａｒｒｉｅｓ，ｅｔ　ａ１．Ａ　５００　ＭＨｚ　Ｒａｎｄｏｍ　Ｃｙｃｌｅ，１．５　ｍｓ　Ｌａｔｅｎｃｙ，ＳＯｌ　Ｅｍｂｅｄｄｅｄ　ＤＲＡＭ　Ｍａｃｒｏ　Ｆｅａｔｕｒｉｎｇ　ａ　Ｔｈｒｅｅ—Ｔｒａｎｓｉｓｔｏｒ　Ｍｉｃｒｏ　Ｓｅｎｓｅ　Ａｍｐｌｉｉｆｅｒ［Ｊ］．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ—Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００８，４３（１）：８６—９５．　［８］　Ｌｕ　Ｗｅｉ—Ｙｕａｎ，Ｙｕａｎ　Ｔａｕｒ．Ｏｎ　ｔｈｅ　Ｓｃａｌｉｎｇ　Ｌｉｍｉｔ　ｏｆ　Ｕｈｒａｔｈｉｎ　ＳＯＩ　ＭＯＳＦＥＴｓ［Ｊ］．ＩＥＥＥ　Ｔｒａｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ，２００６，５３（５）：　陈昕（１９６７一），女，副教授，上海市　人。１９８９年毕业于清华大学半导体器　件与物理专业，１９９２和１９９９年分别毕　业于哈尔滨工业大学微电子技术和计　算机系统结构专业，获工学硕士和博　士学位。现在同济大学电子科学与技　术系任教，正开展基于新结构的ＣＭＯＳ　场效应半导体器件的性能研究，ｘｉｎ—　ｃｈｅｎ＠ｔｏｎｇｊｉ．ｅｄｕ．ｏｎ．　ｌｌ３７一ｌ１４１．　［９］　Ｈｏｒａｃｉｏ　Ｍｅｎｄｅｚ．ＳＯＩ　Ｔｅｃｈｎｏｌｏｇｙ　ａｎｄ　Ｅｃｏｓｙｓｔｅｍ［Ｓ］．ＳＯｌ　Ｉｎｄｕｓ—　ｔｒｙ　Ｃｏｎｓｏｒｔｉｕｍ．Ａｐｒｉｌ　９，２００９．　［１０］　Ｗｅｓｔｅ　Ｈ　Ｅ　Ｎｅｉｌ，Ｈａｒｉｒｓ　Ｄａｖｉｄ．ＣＭＯＳ　ＶＬＳＩ　Ｄｅｓｉｇｎ：Ａ　Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ　Ｐｅｒｓｐｅｃｔｉｖｅ［Ｍ］．北京：机械工业出版社，２ＯＯ５，５：３７０．　［１１］　李家贵，李德昌．ＳＯＩ　ＬＤＭＯＳ晶体管的自加热效应［Ｊ］．电子　科技，２００９，２２（４）：７２—７４．　［１２］　李继国．国外电子元器件抗辐射加固技术发展综述［Ｃ］／／第　八届全国抗辐射电子学与电磁脉冲学术交流会论文集．１—６．　［１３］　何玉娟，刘沽，恩云飞，等．ＳＯｌ　ＭＯＳＦＥＴ抗辐射加固的常用方　法与新结构［Ｊ］．半导体技术，２００８，３３（３）：２２３—２２６．　［１４］　王宁娟，刘忠立，李宁等．不同偏置下全耗尽ＳＯｌ　ＮＭＯＳＦＥＴ总　剂量抗辐射的研究［Ｊ］．半导体学报，２００７，２８（５）：７５０—７５４．　［１５］　洪根深，肖志强，高向东，等．超高总剂量辐射下ＳＯｌ　ＭＯＳ器　件特性研究［Ｊ］．电子与封装，２００９，９（２）：３２—３４．　［１６］　朱呜，林成鲁，邢昆山．ＳＯＩ器件中浮体效应的研究进展［Ｊ］．　功能材料与器件学报，２００２，８（３）：２９７—３０２．　［１７］　齐领，恩云飞．半导体工艺新发展概述［Ｊ］．电子产品可靠性　与环境试验，２００８，２６（３）：２４—２７．　［１８］　ｈｔｔｐ：／／ｗｗｗ．ｈｏｍｅ．ａｇｉｌｅｎｔ．ｃｏｍ／ａｇｉｌｅｎｔ／［ＥＢ／ＯＬ］　［１９］　ｈｔｔｐ：／／ｗｗｗ．ａｎｓｏｆ１．ｃｏｍ／ｔｅｃｈｎｉｃａｌｌｉｂｒａｒｙ／［ＥＢ／ＯＬ］　［２０］　Ｖａｌｅｒｉｙａ　Ｋｉｌｃｈｙｔｓｋａ，Ａｍａｕｒｙ　Ｎ　ｖｅ，Ｌａｕｒｅｎｔ　Ｖａｎｃａｉｌｌｉｅ，ｅｔ　ａ１．Ｉｎ—　ｌｆｕｅｎｅｅ　ｏｆ　Ｄｅｖｉｃｅ　Ｅｎｇｉｎｅｅｒｉｎｇ　ＯＵ　ｔｈｅ　Ａｎａｌｏｇ　ａｎｄ　ＲＦ　Ｐｅｒｆｏｒｍａｎｃｅｓ　ｏｆ　ＳＯＩ　ＭＯＳＦＥＴｓ［Ｊ］．ＩＥＥＥ　Ｔｒａｎｓ　ｏｎ　Ｅｌｅｃｔｏｒｎ　Ｄｅｖｉｃｅｓ，２００３，５０　（３）：５７７—５８８．　［２１］　Ｒｏｎｇ　Ｙａｎｇ，Ｈｅ　Ｑｉａｎ，Ｊｕｎｆｅｎｇ　Ｌｉ，ｅｔ　ａ１．ＳＯｌ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　Ｒａ—　ｄｉｏ－Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ—Ｃｉｒｃｕｉｔ　Ａｐｐｌｉｃａｔｉｏｎｓ［Ｊ］．ＩＥＥＥ　Ｔｒａｎｓ　ｏｎ　Ｅｌｅｃｔｏｒｎ　Ｄｅｖｉｃｅｓ，２００６，５３（６）：１３１０—１３１６．　［２２］　韩振雷．ＣＣＤ和ＣＭＯＳ图像传感器的异同剖析［Ｊ］．影像技　术，２００９（４）：３９—４２．　［２３］　ｈｔｔｐ：／／ｗｗｗ．ｏｖｔ．ｃｏｍ／ｔｅｃｈｎｏｌｏｇｉｅｓ／［ＥＢ／ＯＬ］