RF数字衰减器剖析

特性

●衰减31dB，步长1dB。

●灵活的并行，串行编程接口。 ●锁存或直接模式

●独特的功率休眠状态选择 ●CMOS正逻辑

●温度和频率范围内的高衰减精度和线性 ●非常低的功耗 ●单端供电 ●50 Ω阻抗

●管脚兼容PE430X系列 ●20脚4x4 mm QFN封装

产品描述

PE4306是高线性，5位RF数字步进衰减器（DSA）。它的衰减步长是1dB，衰减范围31dB。它的引脚与PE403X系列兼容。这个50欧姆RF数字步进衰减器提供了并行（锁存模式和直接模式）和串行CMOS控制接口。使用3V工作电压，在整个频率和温度范围内提供高精度的衰减值。 它还有独特的控制接口允许用户在功率关断的时候设定初始衰减值。PE4306有非常低的差损和功耗。采用4x4 mm QFN封装。

PE4306采用Peregrine的UltraCMOS™技术制造，起专利SOI技术在蓝宝石基片上制造。使得经济的传统CMOS技术达到GaAs半导体的性能。

表 1.电性能 @ +25°C, VDD = 3.0 V 参数 工作频率 差损 衰减精度 1 dB功率压缩点 输入 IP3 回波损耗 开关速度

最小 DC - - 测试条件 频率 典型 最大 4000 2.25 ±(0.3 +衰减设置的3%) ±(0.3 +衰减设置的5%) - - - 1 单位 MHz dB dB dB 任意位或组合 DC - 2.2 GHz DC ≤ 1.0 GHz 1.0 < 2.2 GHz 1 MHz - 2.2 GHz 1 MHz - 2.2 GHz DC - 2.2 GHz 1.5 - 双输入 +18 dBm 30 - 15 - 34 52 20 - dBm dBm dB μs 50%到最终值的0.5 dB

典型性能数据 @ 25°C, VDD = 3.0 V

图3.差损 图4. 主步进衰减

图5. 主步进的输入回波损耗

图7.衰减误差 Vs. 频率

图6. 主步进的输出回波损耗

8.衰减误差Vs. 10 MHz和510 MHz衰减

图

图9.衰减误差Vs.1010MHz和 图10.衰减误差Vs.1510MHz和

1210MHz衰减 2010MHz衰减

图11.衰减误差Vs.2010MHz和2510 MHz衰减 图13.输入 IP3 Vs.频率

图12 1dB功率压缩点Vs.频率

图14管脚分配

表2，管脚描述 管脚号 管脚名 描述

1 2 3 4 5 6 7 8 9 10 11 12 C16 RF1 Data Clock LE VDD PUP1 PUP2 VDD GND GND 衰减控制位, 16 dB (Note4) RF端口 串口数据输入 (Note 4). 串口时钟输入 锁存始能输入(Note 2). 电源脚 功率休眠选择位 功率休眠选择位 电源脚 接地 接地 Vss/GND 正电压或接地 (Note 3) 13 P/S 并行/串行模式选择 14 RF2 RF 端口(Note1) 15 C8 衰减控制位, 8 dB. 16 C4 衰减控制位, 4 dB. 17 C2 衰减控制位, 2 dB. 18 GND 接地 19 C1 衰减控制位, 1 dB. 20 N/C 悬空. Paddle GND 接地 注释 1：两个RF端口要串连隔直电容。

2：LE在内部通过100 kΩ电阻连接到VDD。

3：12脚接地则内部产生负电压，12脚接Vss（-VDD）则内部不产生负电压。 4：靠近管脚串接10kΩ电阻以避免自激。

表 3. 最大范围

Symbol

VDD VI TST PIN VESD

Parameter/Conditions Min

电源电压 输入端电压 储存温度 输入功率 (50Ω) 静电保护电压 (Human

Body Model)

-0.3 -0.3 -65

Max

4.0 VDD+ 0.3 150 +30 500

Units

V V °C dBm V

表 4.工作范围 Parameter VDD电源电压 IDD电源电流 数字输入高电平 数字输入低电平 数字输入漏电流 输入功率 温度范围 Min 2.7 Typ 3.0 Max 3.3 100 Units V μA V V μA dBm °C 0.7xVDD 0.3xVDD 1 +24 85 -40 暴露的焊盘连接 芯片底部暴露的焊盘要充分接地。 静电保护

在使用UltraCMOS™器件时，尽管其中已经加入了静电保护电路。但是为了预防静电超过表3中的限定值，还是需要额外的静电保护电路。 避免上升锁存

与传统的COMS元件不同，UltraCMOS™元件不能上升沿锁存。

开关频率

PE4306有最大25KHz的开关速度。 管脚1&3上的电阻

如图16，管脚1和3各接10kΩ电阻，可以消除由RF输入而引起的这两个数字输入脚的偕振。这将影响到 衰减Vs频率 的性能 编程设计规范

并行/串行选择

PE4306可以使用并行或串行控制。P/S提供了并行和串行选择位，当P/S=LOW选择并行接口，当P/S=HIGH选择串行接口。 并行/直接 模式接口

并行接口有5个兼容的CMOS控制线，可以根据表5中的数值，选定需要的衰减值。

并行接口的脉冲时间在图18中定义。表9定义了并行接口的AC特性，表1定义了转换速度。 在并行控制始能端LE为低电平时，可以改写衰减值。当LE脉冲从高到低变化过程（如图18），元件就锁存了新的衰减值。

当直接控制时，LE要被置于高电平端。改变衰减控制值就可以相应的改变衰减值。直接模式要用（连线，开关等）方式手动改变衰减值。

表5.真值表

P/S C16 C8 C4 C2 C1

0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 Attenuation State Reference Loss 1 dB 2 dB 4 dB 8 dB 16 dB 31 dB 串行接口 PE4306的串行接口是6位串行输入，并行输出移位寄存器通过锁存缓冲。锁存通过COMS信号：数据，时钟，LE，来控制。数据和时钟输入可以连续的进入移位寄存器，这个过程与LE输入不同。

LE输入控制锁存。当LE高电平，锁存失效，串行移位寄存器控制衰减。当LE低电平，数据被锁定在移位寄存器中。

移位寄存器在LE为高电平时载入数据，防止衰减器的值变化。到LE变为高电平，锁定新数据，改变衰减器值。数据起始位B0总是保持低电平，防止未知状态进入元件。时间的定义见图17和表8。 功率休眠时控制设置

PE4306可以在功率关断时设置衰减。这个功能在串行和并行模式时都有，它可以在串行或并行控制字写入之前设定初始衰减值。

当衰减器在串行模式功率休眠（P/S=1）时，5位控制比特和终止比特可以通过并行数据输入（C1到C16）设定。这使得可以在功率休眠时设定0-32dB的任何衰减值。

当衰减器在并行模式功率休眠时（P/S=0）LE=0，控制位自动设置为两个功率休眠控制位PUP1和PUP2所确定的值。见表6

表 6. 功率休眠真值表,并行模式

P/S

0 0 0 0 0

LE

0 0 0 0 1

PUP2 PUP1 Attenuation State

0 0 1 1 X

0 1 0 1 X

Reference Loss

8 dB 16 dB 31 dB

Defined by C1-C16

评估套件

数字衰减器评估板，设计用于方便客户评估PE4036数字步进摔减器。

J9用于连接直流供电到VDD，GND，-VDD。如果要使用内部负电压发生器，那么-VDD接地。如果使用外部负电压-VDD接-3V。

J1连接电缆到PC的LPT1端口提供控制信息。评估软件是按照DSA的串行模式编写的。所以开关SW1的7号要拨到ON其他的要拨到OFF。通过软件设置可以得到想要的是衰减值。

要评估功率休眠选项，首先要断开评估板与PC的连接线。防止PC端口对管脚偏置。

当衰减器在串行模式功率休眠P/S=1，LE=0或P/2=0，LE=1时，功率休眠缺省的信号衰减值由5个并行输入控制位设定（C1-C16）。它可以在功率休眠时设定0-32dB的任何衰减值。

当衰减器在功率休眠且P/S=0，LE=0，控制位自动设置为两个功率休眠控制位PUP1和PUP2所确定的值。见表6

管脚20开路或连接到偏置端。

管脚1&3的电阻

如图16，管脚1和3各接10kΩ电阻，可以消除由RF输入而引起的这两个数字输入脚的偕振。这将

影响到 衰减Vs频率 的性能。

表 8. 串行接口 AC 特性

VDD = 3.0 V, -40° C < TA < 85° C,

符号

参数

Min Max Unit

fClk tClkH tClkL tLESUP tLEPW tSDSUP

串行数据时钟频率 串行时钟 HIGH时间 串行时钟LOW时间 最后一个下降沿后LE设置时间 LE最小脉冲宽度

30 30 10 30 10 10

10 MHz ns ns ns ns ns ns

时钟上升沿之前串行数据设置时间

时钟下降沿后串行数据

tSDHLD

保持时间

表9. 并行接口 AC 特性

VDD = 3.0 V, -40° C < TA < 85° C, unless otherwise specified 符号 tLEPW tPDSUP tPDHLD 参数 LE最小脉冲宽度 LE 上升沿前的数据设置时间 LE下降沿后串行数据保持时间 Min 10 10 10 Max Unit ns ns ns