第一部分 抢答器
1设计目的，设计要求和设计指标
本课程设计的任务是设计并制作一个四路抢答器，并完成以下功能：
1.4名选手或4个代表队的编号分别是1、2、3、4，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S1、S2、S3、S4。
2.给节目主持人设置一个控制开关S0，用来控制系统的清零复位和抢答器的开始。
3.抢答器要具有数据锁存和显示的功能。抢答开始后，若有选手按抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号.此时要封锁输入电路，禁止其他选手抢答。一直保持到主持人将系统清零为止。
4.抢答器具有定时抢答器的功能。当节目主持人启动“开始”键后，要求定时器立即加（减）计时，并且绿色指示灯，可以抢答。参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号，红色指示灯亮，停止抢答，并保持到主持人将系统清零为止。如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，红色指示灯亮，并封锁输入电路，禁止选手超时后抢答。
2 整体分析
2.1 总体设计思想
电路设计要把握好整体与部分模块的关系。经过分析我们将整个电路分为锁存互锁模
1 / 27
块，计时模块，显示模块，复位清零模块，时钟信号产生模块。分别进行各个模块的设计，仿真，再将各个模块连接，逐步实现整体功能。难点是如何利用给定的芯片实现各个功能，所以设计时要考虑芯片的利用方法。
2.2 各个模块大体的工作原理
图2-1
如图2-1，是整个方案的结构框图。
首先由时钟信号产生模块1给各个锁存器提供时钟信号，同时时钟信号产生模块2给计数器提供时钟，计数器开始计时。如果9s内有选手抢答，则抢答结果由编码器，译码器和数码管等组成的显示电路模块显示出来，并且将抢答信号通过一定方式锁死抢答器，使其他选手无法再抢答。如果9s内无人抢答，计数器会通过一定方式将锁存器锁死，选手无
2 / 27
法再抢答。在主持人按过复位按钮后，锁存互锁模块，和计数模块复位，计数器重新开始计时，锁存器的锁死状态结束。这样就实现了整个抢答功能。
3 方案选择与方案原理
仿真软件提供的7474跟实际的芯片情况不同，仿真时如果触发器D端悬空，则Q端默认输出低电平，而实际正好相反，D端悬空Q 要输出高电平。
3.1时钟信号产生模块
由于两个重要模块需要时钟信号，所以时钟信号产生模块关系到抢答器能否正常工作。可以采用555的多谐振荡器电路，也可以采用单稳态触发电路。我们最终采用了多谐振荡电路。
3.1.1 方案一
两个模块使用同一个时钟信号，时钟信号周期大约为1ms。频率这么高的时钟信号对于锁存与互锁模块比较适用，而对于要计时9s的模块，显然不太合适。可以采用两个计数器74160，连接成九十进制计数器，但是课程设计只提供一个计数器。
3.1.2 方案二
另一种方案是两个模块共用一个周期为1s的时钟信号。这样可以很容易用一个计数器实现计时9s的功能。但是锁存模块就有问题了，因为D触发器需要一个上升沿才能有效锁存数据。而时钟信号周期长达一秒，需要选手按至少1s才能确保抢答成功。试想A选手已经按下按钮，并一直按着等时钟上升沿的到来。在上升沿到来之前，如果B选手也按
3 / 27
下了按钮，这样抢答器就无法区分是哪个选手抢答的。这样的抢答器是没有使用价值的。
3.1.3 方案三
还有一种方案，这种方案使用两个时钟信号产生电路，一个以大约1s的周期给计数器提供时钟，另一个给D触发器提供周期很短（比如1ms）的时钟信号。由于给了两片555，这样就能很容易的实现时钟供给了。由于D触发器的时钟周期很短，可以保证，按钮被按下的时间长于一个周期。所以这个方案可靠，可行。经过讨论个论证，我们最终采用了方案三。
3.1.4 最终方案的原理
如图3-1所示，时钟信号产生电路的仿真原理图,该电路能产生周期约为1s的方波。
图3-1
本模块利用555定时器的多谢振荡器原理。由公式T=0.7(R1+2R2)C，经过计算，电阻R大约取47K。另一个时钟信号产生电路只要把上图的电阻改为4.7k即可。
4 / 27
3.2锁存互锁模块
仿真与实际相比有差异，本模块在仿真软件上连接的是Q’，而实际连接的是Q端。仿真时如果触发器D端悬空，则Q端默认输出低电平，而实际正好相反，D端悬空要输出高电平。
3.2.1 方案
图3-2
7474芯片资料如图3-2，经过分析7474的芯片资料，可以发现，当没有时钟信号（为低）时，D触发器保持上一个状态。可以利用这一点实现锁存与互锁。
3.2.2 方案的原理
5 / 27
图3-3
图3-3是该模块的原理仿真图（由于仿真软件的缺陷，芯片的实际情况不同）。由于只是仿真，所以暂用开关代替。
使用的逻辑门实现的是，四个Q’与时钟信号，这五个的与，再接到四个CLK端，提供时钟。
开始时，没人抢答，每个D触发器的D端都为0，故每个D触发器的Q’输出都是1。四个Q’经过四输入与非门7420，输出是0，再经过非门7404，输出为1.1再与时钟信号相与非，再非得到的是时钟信号（如上文所述，实现的是四个Q’和时钟的与），这时不会锁存电路。
6 / 27
如果有人抢答，则那个人的Q’就输出0，与其他三个Q’和时钟相与，最终结果是0，0提供给四个D触发器的CLK端，使得四个D触发器保持上一时刻的状态，也就是说，实现了锁存抢答结果，和禁止其他人再抢答的功能。
3.3计时模块
计时模块的方案选取主要取决于时钟信号。
3.3.1 方案一
如果所给时钟信号频率较大（如1kHz），则采用多进制计数器（如九十进制计数器）来计时。这个方案需要两片甚至更多的74160芯片。在前章已被否定。
3.3.2 方案二
采用周期为1s的时钟信号供给计数器使用，这时只需要一片74160，实现九进制计数器的功能。当计数到九时，输出端经过一系列门电路，反馈给ENP或ENT端，使电路停止计数。
3.3.3 方案的原理
7 / 27
图3-4
如图3-4，是该模块的仿真原理图。当计数未到1001时，QA，QB经过二输入与非门7400，输出是1，74160继续正常计数。当计数到1001时，QA，QB的与非为0，ENT为无效电平，所以74160停止计数。这就完成了计时9s的功能。
3.4显示模块
3.4.1 方案
锁存器的输出端需要经过编码器，译码器等再连接数码管，才能实现正常的显示功能。
8 / 27
如图3-5，是74147的芯片资料。输入输出都是低电平有效，所以要把7474的Q’端接到74147的输入端。经过进一步分析应该将四位选手对应的Q’，接到I1，I2，I3，I4。147的其他输入端接到高电平。
图3-5
3.4.2 方案的原理
9 / 27
图3-6
如图3-5，是该模块的仿真原理图。四个Q’对应接到1,2,3,4端。5-9接高电平。这样实现的编码是低电平有效的，而译码器7448输入是高电平有效的，所以74147的输出经过了非门再输入到7448。7448的输出端对应接到数码管的各个端。这样就完成了显示功能。
3.5复位清零模块
3.5.1 方案
复位清零需要由主持人按钮控制。要接到各触发器的复位端，和计数器的清零端。
3.5.2 方案原理
10 / 27
仿真的情况如下图，开关默认接在高电平，当主持人按下开关时，接低电平，给各个芯片的清零端一个有效电平，完成复位。
3-6
3.6各个模块的连接
当每个模块都调试正确后，就要实现各个模块的连接。
最终要将计数器160的QA和QD端的与非（用A表示），四个D触发器Q端的与（用B表示）和时钟信号产生模块1的输出（C）相与，即ABC，接到D触发器的CLOCK端。实现整个功能。
11 / 27
最终的仿真图和实物图见附录。
4 总结
4.1 实际安装调试电路时遇到的问题
实际和仿真存在很大的差距。要注意以下几个方面。
1.按钮与开关的区别。在仿真时，开关可以保持在两个状态。我们把开关的默认状态接到低电平，开关动作的状态接到了高电平。这样Q端在一上电就是低电平，有人抢答之后变到高电平。然而实际给的按钮很难实现初始是低电平，按下后是高电平。所以我们决定利用D触发器的默认输出，即在D端悬空的状态下，Q的状态。
2.在仿真软件上，D触发器在D端悬空的状态下，Q端为低电平，而实际为高电平。这就给我们造成了很多麻烦，需要修改以前的方案。
经过分析，我们确定，只要把仿真图中所有连到Q’的线改连到Q端就能解决上面遇到的问题。
3.老师发给我们的计数器74160的工作电压是小于5V的电压，所以要注意芯片Vcc不能接到5V上。
4.各个芯片的接口也会存在问题。如TTL门驱动COMS门，需要加上拉电阻。
5.要考虑到元件的保护，如数码管的每个端都要加限流电阻，以保护LED。
12 / 27
4.2 解决方案
按钮与开关的区别。在仿真时，开关可以保持在两个状态。我们把开关的默认状态接到低电平，开关动作的状态接到了高电平。这样Q端在一上电就是低电平，有人抢答之后变到高电平。然而实际给的按钮很难实现初始是低电平，按下后是高电平。所以我们决定利用D触发器的默认输出，即在D端悬空的状态下，Q的状态。
在仿真软件上，D触发器在D端悬空的状态下，Q端为低电平，而实际为高电平。这就给我们造成了很多麻烦，需要修改以前的方案。
经过分析，我们确定，只要把仿真图中所有连到Q’的线该连到Q端就能解决上面遇到的问题。
4.3 其他需要注意的地方
还有几点需要注意的地方。
在安装电路时一定要把线布的有条理，以便在出错的时候，容易找错误。还有就是保证线与面包板接触充分，这样就可以减少犯错的机会，提高成功率。
还有计数器160的load置数端要接高。之前我们将load悬空，计数器无法计数，无法完成功能。
13 / 27
第二部分 小功率降压（12VDC）稳压器
1设计目的，设计要求和设计指标
1.1设计目的
小功率降压（12VDC）稳压器。
1.2设计要求
当输入电压小于12VDC时，输出电压与输入电压相同，即直通，当输入电压大于12V时，输出电压应等于12VDC，输入电压范围是（6-20VDC）。
2整体分析
2.1 总体设计思想
14 / 27
图2-1
如图2-1是整体的框图结构。由稳压模块，继电器模块，比较器模块组成。
2.2各个模块大体的工作原理
输入给比较器，如果输入小于12V，比较器控制继电器，使输出大小等于输入。如果输入大于12V，比较器控制继电器，使输出为稳压模块所稳定的12V。实现所需功能。
3 方案选择与方案原理
3.1 比较模块
比较模块用于判断输入电压是否高于12VDC。主要器件是集成比较器件LM393和5.1V的稳压二极管。
模块的电路如图3-1所示，比较器的2脚电压即为稳压二极管负端的电压，电流正常时大概为5.1V，3脚的电压是R6上部分的电阻所分电压，可由V=R6’*Vin/R5计算得出。由于输入12VDC是一个临界值，所以在Vin为12VDC时应把比较器2、3脚的电压调到一致。
15 / 27
图3-1
3.2稳压模块
集成比较器LM393是稳压模块的核心器件，它和图中的R7以及R8一起组成了输出可调的稳压电路，输出电压计算公式为Vout=1.25（1+R8/R7）。
16 / 27
图3-2
3.3继电器模块
17 / 27
图3-3
如图3-3所示，继电器模块根据比较模块的输出，来选择电压输出是输入电压还是稳压电压。
图中NPN型三级管起到了开关作用，当Vin高于12V时，比较器输出高电平，即三极管的基极端电压为高，三极管导通，继电器的线圈得电，继电器动作，使得输出端接到稳压芯片LM317的输出端，输出电压为12VDC；当Vin低于12V时，比较器输出为低电压，即三极管的基极端接为低时，三极管截至，继电器没有得电，保持3和5脚的连接，
18 / 27
输出电压为输入电压。
3.4 各个模块的连接
将比较器的输出端接到NPN三极管的基极，并加限流电阻和上拉电阻。将经过二极管的电压接到继电器的5端，经过稳压模块的Vout接到继电器的4端。总体的原理图见附录。
4 总结
4.1认真仔细
以前也做过稳压电源，用的稳压芯片为7805,7812等，这次课程设计，第一次用LM317.从外观上这两类芯片很相似。我就想当然的按照7805的输入输出和调节的引脚连接了LM317。结果无法实现稳压的功能。其实虽然两种芯片很像，但LM317的输入输出引脚顺序与7805不同。如下图。3-4 a,b.
19 / 27
a 7805引脚图 b LM317引脚图
4.2 要虚心地跟同学交流
电路连上后，却无法实现功能。调试了很久，仍然得不到想要的结果。
最后跟周围的同学交流，得到启发，可能是稳压二极管烧坏了。用万用表一检查，果真坏了。换上新的后，问题就迎刃而解了。每个人的思维方式不同，多和人交流会拓展你地思路。
参考文献
[1] 康华光等，电子技术基础 模拟部分[M]，高等教育出版社，2006年1月第5版
20 / 27
[2] 康华光等，电子技术基础 数字部分[M]，高等教育出版社，2006年1月第5版
21 / 27
附录
1 抢答器整体仿真图
2 抢答器实物图
22 / 27
23 / 27
3 小功率降压（12VDC）稳压器的protel图
4 小功率降压（12VDC）稳压器实物图
24 / 27
25 / 27
5 12v_DC用到的元件清单
6 抢答器的元件清单
26 / 27
27 / 27
因篇幅问题不能全部显示，请点此查看更多更全内容