高效同步降压式DCDC控制芯片的研究与设计
摘要
摘要
本文主要研究和设计了一种高效同步降压式Do『DC控制芯片，该芯片采用同 步整流技术和PwM／PFM工作模式，大大提高了控制芯片的效率。首先分析了同步 降压式DC／DC变换器的工作原理，根据功能需要设计了整体芯片框图。随后，对 各个子模块进行了分析和设计，其中包括折叠式共源共栅误差放大器、稳压电路、 带隙基准电压源和基准电流源、可同步于外部高频时钟的高频窄脉宽振荡器、电 流采样转换电路、PWM／PFM比较器、死区时间控制电路、电平位移电路、斜坡补 偿、各种保护电路及功率管的设计要求等。按照参数指标完成了每个子模块的晶 体管级电路选取和设计。利用Cadence0．35#m1艺进行功能仿真，仿真结果符合控 制芯片设计指标要求。最后，介绍了实现该芯片的工艺版图设计，其中考虑了布 局布线的要求、元器件的匹配和寄生参数等的影响，按照版图设计规则完成了版 图设计。
关键字：降压式DC／DC 同步整流PWM，PFM
Abstract
convertor have been and DC／DC High efficiency synchronous step—down analyzed in details in this thesis．Based on the designed sync·rectifying technology，PWM／PFM and mode were also operation··mode peak-current used．First,step··down DC／DC
the f．eanlres Was
converter Was analyzed and the whole block diagram according to designed in this thesis．Then,each functional cells were analyzed and designed,which included folded-cascode error amplifier,low-dropout voltage regulator，band-gap and current with and narrow width references，oscillator and voltage high frequency pulse synchronizable to an external dock signal，current sence and convert circuit, PWM／PFM control level shift comparator，dead—time circuit,electrical circuit，slope MOS et a1．These functional compensation circuit，several protection circuits and power blocks have been selected and designed in transistor level according to the chip
parameters，they have been simulated by chrt 0．3私mCMOS model of Cadence，the
results all satisfy the
require of chip design．Next,process flow and layout are introduced，meanwhile the plane and route，components matching,para-effect ale been to the role． considered．Finally，the chip layout has accomplished according design
DC／DC sync-rectifying PWM／PFM Key words：step-down
西安电子科技大学 学位论文独创性(或创新性)声明
秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。
申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：
琏坠1 日期幽：l：堕
西安电子科技大学 关于论文使用授权的说明
本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。
(保密的论文在解密后遵守此规定)
本人签名：至监堑一 导师签名： 日期 硼擘。t．达
日期尘丝盘：f!丛
第一章绪论
第一章绪论
1．1电源的分类及技术发展趋势
所有电子设备都需要电源作为动力，从这点上讲，所有电子设备有共性。但 是，不同的电子设备对电源的要求不同，这些不同的要求包括对电源参数如效率、 电压、电流能力、噪声、纹波等的要求；以及对电源体积、形状、可靠性、干扰 等的要求。对参数的要求，我们可以通过对供电线路的电能进行变换来达到。电 源按习惯可以分为线性稳压电源和开关稳压电源，表1．1示出了两者性能的比较【¨。
表1．1开关稳压电源与线性稳压电源性能的比较
项目 功率 尺寸 质量 电路 线性稳压电源
低
开关稳压电源
高
大(变压器和散热器的空间) 小(为前者的1／4-1／10) 重(变压器和散热器的质量) 轻(为前者的1／4-1／10)
简单(变压、整流与稳压电路) 复杂(整流、开关脉冲调制、
变压和整流电路)
高(0．001％-0．1％) 小(0．1．10mV) 快(50肛s-lms) 稳定度 纹波(p．p值) 程响应速度 对应的输入电压 一般(0．1％旬％) 大(10-200mV) 过渡过一般(500／比s-lOms) 输入电压相对应
输入电压范围宽时效率低 输入电压范围宽也能与直流
直流输入电压不能调节 低
一般(性能／价格比在迅速降
低)
成本
可靠性
元器件少，可靠性高，温升较 温升较低，有可能与前者一样
低
不需要的辐射 无 有(可以用滤波与屏蔽方式防
止辐射)
用途 高精度电源，高速可编程电 机内所用电源，直流输入设备
源，10W以下电源，实验用可 的电源，要求小型高效率的电
调电源 源
实装难易程度 由于变压器较重，不能实装在 由于采用小型轻量的元器件，
印制电路板上
几百瓦以下的电源可以实装
在印制电路板上
注： ()内的数字为一般的情况，但例外也很多。
2 高效同步降压式DC／DC控制芯片的研究与设计
开关稳压电源与线性稳压电源相比，其优点是小型轻量、效率高。它的这种 优点适应电子设备的轻、薄、短、小与节能的要求，其应用范围迅速扩大。目前 它已成为国际上开发中、小功率开关电源、精密开关电源及电源模块的优选。驱 动集成电源市场蓬勃发展的主要原因有两个【2】：首先是在提高性能的基础上，所有 电子设备中使用的硅组件正不断增加；其次是消费性电子产品大量数字化的结果， 需要更多高性能的电源组件来支持日趋复杂的功能。
开关稳压电源总的技术发展趋势是工作频率更高、功率更大、功耗更低和功 能更全。下一个目标是将多个高压大电流功率器件与低压电路集成在同一芯片上， 使之具备系统功能，进而实现单片式功率系统的集成。
低电压大电流开关模块在通信设备与各类电子设备中，已得到广泛的应用， 市场需求量巨大。随着输出电压的进一步降低和负载电流的进一步增大，整流损 耗在变换器整个损耗中占了很大比例，步整流技术【3】在低压大电流变换器中越来 越被广泛运用。同步整流是采用通态电阻极低的专用功率MOSFET，来取代整流 二极管以降低整流损耗的一项新技术。功率MOSFET属于电压控制型器件，通时的伏安特性呈线性关系。用功率MOSFET做整流器时，要求栅极电压必须 与被整流电压的相位保持同步才能完成整流功能，故称之为同步整流。
经过几代MOSFET设计技术及工艺技术的进步[41，MOSFET光刻工艺从5／zm进 步No．1／xmDA下。完美晶格的外延层可以使材料所选择的电阻率大幅下降。加上进 一步减薄的晶片以及优秀的芯片粘结焊接技术，使当今的MOSFET的导通电阻降 至2m Q以下，开关时间已小于20ns，栅驱动电荷仅20nC，对于低压MOSFET，不 但导通电阻已经降至lJ2mQ以下，而且是在逻辑电平下驱动即可。在这样的条件下， MOSFET的开关损耗大幅度下降，在硬开关的条件下，效率也已经很高了。它特 别使同步整流技术获得了更好的效果，几乎使DC／DC的效率提高了将近十个百分 点。效率指标已经普遍进入了大于90％的范围。
由于MOS管具有双向导通的特性，因此与二极管整流不同，它具有两大天然缺 管(pn结)；开关管和整流管两个MOS管的导通之间需要死区时间。 对于不同的电流情况，若控制不好导通关断时间，同步整流有可能带来更低的效 率。因此需精确设计功率开关MOS管和整流通关断时间。
1．2国内外研究进展
近年来，开关电源技术发展可以概括为四大趋势【6】：非隔离DC／DC技术；开关 电源的数字化趋势；多模式控制IC不断优化；高效的同步整流技术。国内外各生 产商都在向着该趋势发展，以求在市场上占有一席之地。
(1)国外开关电源技术的发展状况
同它在 导陷15】：有体二极MOS管的导
第一章绪论 3
r’国外开发电源管理芯片的厂商很多，主要有IR、MAXIM、ST、Tt、PI等，他 们的产品都已经非常成熟，能够提供高质量、全系列的电源管理芯片。在非隔离 的DC／DC转换技术中，，兀公司的预检测栅驱动技术采用数字技术控制同步BUCK， 转换效率高达97％，其中TPS40071等是其代表产品。在电源数字化方面走在前面 的公司有11和Microchip，TI公司已经用TMS320C28F10锩0成了通讯用的48v输出大
功率电源模块，其中PFM和PWM部分完全为数字式控制。在大功率领域，最新的 科技成功应该是INTERSIL公司推出的PWM对称全桥的ZVS控制IC．ISL6752，采用 这个IC制作的400W的DC／DC再加上先进功率MOSFET，转换效率可达到95％。小 功率开关电源中Linear公司的LTC3806则是上乘之作，它不仅能控制好PWM，还给 出准确的二次侧同步整流驱动信号，是低压小功率电源控制IC的杰作。从上世纪 90年代末期同步整流技术诞生以来开关电源技术得到了极大的发展，例如；Linear 公司的LTC3722、LTC3723、INTERSm公司的ISL6752等，转换效率都可达94％以 上。随着工作电压的下降，模块电源输出电压亦从以前的5V降到了现在的3．3V甚 至1．8V，业界预测，电源输出电压还将降到1．0V以下。
(2)国内开关电源技术的发展状况
目前，国内开关电源自主研发及生产厂家有300多家，形成规模的有十多家。 国产开关电源已占据了相当市场，一些大公司如中兴通讯自主开发的电源系列产 品已获得广泛认同，在电源市场竞争中颇具优势，并有少量开始出口．但是，目 前国内电源整机厂家所用的电源管理芯片均由国外公司提供，不仅大部分利润被 国外厂商剥夺，而且技术上受制于人，很难实现大的突破，这对我国的经济发展 和国防建设都非常不利。所以，开发具有自主知识产权的电源管理芯片已是形势 所迫。
1．3本论文主要工作目的和章节安排
本论文的研究课题为：高效同步降压式DC／DC控制芯片的研究与设计。内容 包括整体电路和功能模块的工作原理分析，各个子电路的设计，整体电路的设计， 工艺的确定和版图设计。整体电路主要由误差放大器、PWM／PFM比较器、高频窄 脉宽的振荡器电路、电流采样转换电路、基准电路、死区时间控制电路、逻辑电 路以及欠压保护、过流保护、软启动等组成。本论文芯片的设计主要为正向设计， 采用Cadence软件的CMOS 0．35／zmI艺库对所设计的电路进行了仿真验证，调整电 路的结构和参数，以满足设计要求；利用LEDllr完成了版图设计。
本课题研究的主要目的是：在国内外已有相关研究工作的基础上，采用同步 整流和多工作模式技术，设计DC∞C控制器，使转换效率得到提高。这种控制系 统采用双环反馈环节，构成电压电流双闭环控制，同时把续流二极管所使用的肖
4 高效同步降压式DC／DC控制芯片的研究与设计
特基二极管换为可控低导通压降的功率MOS管，并且在重载情况下，工作在PWM 模式下，轻载情况下，工作在PFM模式下。这种控制方式可改善系统的电压调整 率，提高系统的瞬态响应速度，增加系统的稳定性和抗电磁干扰能力。而且在此 基础上又增加了过流保护、软启动和欠压保护等功能。集成度很高，使外围元件 大大减小，应用也变得更加简单，可靠性更高、成本低。这些优点使得具有该技 术的控制芯片在国防建设和国民经济中发挥巨大的作用和应用前景。
要的分析；第二章详细阐述了同步降压式D唧变换器的拓扑结构、工作原理及 控制模式等；第三章在此基础上主要对本文设计的高效同步降压式D伽控制芯
片的整体电路的结构框图和各个子电路的功能、晶体管级的电路进行了设计，并 给出了仿真结果；第四章介绍了实现该电路的工艺版图设计，完成了该芯片电路 的版图设计；第五章给出本文的结论与展望。
论文共分为五章：第一章对电源的分类及国内外技术的发展趋势等进行了简
第二章 同步降压式DC／DC变换器的工作原理 5
第二章 同步降压式DC／DC变换器的工作原理
2．1
BUCK型同步整流原理
BUCK型DC／DC变换器即降压式DC／DC变换器【7】，输出电压比输入电压低，并 且极性相同。包含驱动电路的DC／DC变换电路原理图如图2．1所示，它由功率开关 器件M1、同步整流管M2、储能元件L和输出滤波电容C构成，输入和输出直流电压 为‰和V叫，负载为电阻‰。由于开关管M1在每个周期的部分时间导通，所以输
入电流不连续，但是输出电流由于是电感和电容共同供电，所以输出电流连续。 在正常工作时，驱动电路控制开关管M1和整流管M2反复交替导通与关断。这个反 复的开关动作在Ml、M2和L之间产生一系列的脉冲，然后通过L、C的输出网络形 成DC输出电压Vo。
D-
饧 out
图2．1 同步降压式DC∞C变换电路原理图
在图2．1中，Dn和D口分别是整流管和开关管的寄生二极管，其中，一般二极管 导通电压有0．7v，肖特基二极管也有0．3V。而利用MOS管整流时，其上压降可以 通过采用大W／I管子而降得很低，可以显著提高转换效率。
采用同步整流技术时BUCK功率级的工作过程如下：
1．开关管导通：vx充电到‰，vI左正右负，整流管关闭，IL线性上升，输入能量通过L向负载R删输送能量并对CI仉t充电使vo升高。 2．开关管关闭：进入第一个死区时
间，通过L放电，若死区时间大于放电时
间，会导致Vx放电到-0。7V，所以死区时间很短。 3．整流管导通t电感L产生感应电动势，极性
为左负右正，L中储存的能量通
过整流管输送给负载R删，IL线性下降。 4．整流管关闭：进入第二个死区时间，直到死区时间结
束，开关管导通，进
入下一个周期。
6 高效同步降压式DC仍C控制芯片的研究与设计
2．2控制模式的选择
一个好的控制机制不仅包括稳定性和快速响应性还包括控制精度、体积成本、 控制效率等因素。按照控制机制的不同，IX2．DC转换器可分为17】18JPwM(Pulse． Width．Modulation)和PFM(Pulse．Frequency．Modulation)两种机制。按照控制电学参 数的不同，可分为电压控制模式和电流控制模式。
PWM(脉宽调制控制方式)是使开关操作频率固定，1／f----T为定值，只改变 ON时宽的控制方法；PFM(频率调制控制方式)是使ON时宽保持一定，改变操作 频率(1／f=T的值可变)以控制输出电压的方式；由于考虑到转换效率和功耗的影
响，出现了第三种控制方式P咖FM(脉宽频率调制控制方式)，它是同时改变
PWM控制模式 PWM是目前应用在开关电源中最为广泛的一种控制方式，它的特点是噪声低、
ON时宽和操作频率的控制方法。
2．2．1
满负载时效率高且能工作在连续导通模式。
PWM是固定高频信号频率，由低频信号来控制输出占空比，体现低频信号的 变化趋势，通过高频信号与变化的低频信号相比较，得到一个占空比信号，其调 制
原理如图2．2所示：
◆．
t
儿几厂]厂]F黜
信号
图2．2 PWM调制原理
这种控制技术能够在较宽的负载范围内保持较高的转换效率。此外，由于开 关频率是固定的，因而使得噪声频谱的带宽很窄。这样只需简单的低通滤波器就 能大大降低输出电压纹波，因此PWM控制结构已被广泛应用于音频设备等对噪声 影响较为敏感的电路系统中。
2．2．2 PFM
控制模式
。PFM控制模式的控制波形如图2．3所示，PFM的开关导通时间或关断时间是固 定的，其周期频率随着输入信号的不同而不同，通过改变其周期可提供稳定的输
第二章同步降压式DC／DC变换器的工作原理 7
出电压。该模式电路结构比较简单，与PWM模式相比，在轻负载条件下，PFM模 式具有更高的效率。但是采用PFM模式控制的系统工作频率不固定，芯片应用时 给滤波造成困难，而且输出噪声、纹波的频谱在不同负载时有较大的变化范围。
图2．3 PFM波形图 2．2．3 PWM／PFM
控制模式
PWM伊FM控制模式波形如图2．4所示：
图2．4 PWM／PFM控制模式波形图
PWM控制中的导通损耗与负载成正比，而开关损耗与负载大小无关，故轻载 时PWM控制方式的转换效率会降低。而轻载时，PFM控制使功率管关断时间变长， 工作频率变小，开关损耗变小，这样就提高了轻载效率。但是由于PFM方式是通 过几个周期时间的改变才能完全响应负载的变化，而PWM方式在每个周期都可以 通过改变占空比来响应负载的变化，因此PFM相比PWM有更大的开关噪声。出于 高效率和低噪声的考虑时一般都采用PWM和PFM结合的方式，重载时采用PWM控 制，轻载时采用PFM控制，两种控制根据负载的变换自动切换，切换开关可以通 过控制电感电流的平均值或峰值来实现。本文采用这种混合控制模式。
2．2．4电压模式和电流模式 开关电源多采用电压型控制技术和电流型控制技术【9l。电压模式控制只有一个
电压反馈闭环，采用脉冲宽度调制法，工作原理是：对电源的输出电压进行采样 反馈与基准电压比较放大得到误差电压，该误差电压再与锯齿波发生器产生的锯 齿波信号进行比较，产生占空比变化的矩形波驱动信号。这种结构属于典型的单 闭环系统，缺点是控制过程中主电路的电流没有参与对输出的控制。由于电感的 作用，电流的变化滞后于电压的变化，因而系统响应速度慢，稳定性差。
电流型控制技术就是针对电压型控制技术的缺点发展起来的。它是一个双环 控制系统，外环是电压控制环，输出电压反馈到误差放大器，同基准电压比较后 产生误差电压信号；内环是电流控制环，将电感电流反馈信号与误差放大器输出
8 高效同步降压式DC／DC控制芯片的研究与设计
信号进行比较产生控制脉冲。信号上升沿由振荡脉冲OSC确定，下降沿取决于功 率管电流和输出电压的大小，锁存器确保每一个振荡周期仅出现一个控制脉冲。 这种控制方式具有以下多种优点：
①系统具有良好的线性调整率和快速的输入输出动态响应；
②消除了滤波电感带来的极点和系统的二阶特性，使系统不存在有条件的环 路稳定性问题，具有最佳的大信号特性；
③输出电压稳态精度高；
④具有内在的对功率开关管电流的控制及限流能力，简化了过流保护和短路 保护；
4⑤具有良好的并联运行能力。 因而电流型调制器被广泛采用。目前各个厂商都在竞相推出自己的功能优异
的产品。如何使脉宽调制器的功能更加完善，进一步提高输出脉冲频率，降低功 耗和成本，更好的发挥开关电源的高效、小型、便捷的优点成为其发展的主要方 向。本文即采用电流型控制。
2．3导通工作模式
当施加输入直流电压Vin后，降压型电路需经过一段较短时间的暂态过程，才 能进入到稳定工作状态，在稳态工作过程中，降压型电路存在着滤波电感电流连 续模式CCM(Continual-conduction-Mode)和电感电流断续模式DCM (Discontinual-conduction．Modc)两种工作模式【埘．电感电流连续是指滤波电感L电 流iL总是大于0，而电感电流断续是指在开关M1关断时期，有一段时间iL=O。、
2．3．1
CCMI作模式 如图2．5所示，电感电流连续时，电路在1个开关周期内经
历2个开关状态，即
开关S导通和开关S关断。对应于1个开关周期T的2个时段to—tl和tl--t21内，电路中 主要电压和电流波形如图2．6(a)所示：
+ lD
R
(a)S导通
(b)S关断
图2．5降压型电路电流连续时的开关状态
第二章 同步降压式D(狂’c变换器的工作原理 9
工作原理：to-t1时段，如图2．荆和2．6(a)所示
在t=t0时刻，开关S受激励导通，输入直流电压Ui通过开关S加到二极管VD、 输出电感L和输出电容C上，二极管VD因承受反向电压而截止。开关S保持导通到 t1时刻，流过开关S的电流is为滤波电感电流iL。这一时段，加在电感L上的电压为 Ui—Uo，由于Ui>u0，这个电压差使电感电流iL线性上升，于是有
q—U0·￡睾 at
(2-1)
当t--t1，△tamtl—t0=ton时，iL从最小值I岫线性上升到最大值IL一，，iL的增
加量
茁L4\"g半。-半Dr(2-2)
式中，D=ton厂I．，称为占空比；ton为开关S的导通时间。 tl--t2时段，如图2．5(b)和2．6(a)所示
在t=tl时刻，开关S关断。由于在to—tl时段电感【储能，电感电流iL通过续流二极管VD继续流通。这一时段，加在电感L两端的电压为．Uo，电感电流i线性减小。
当t--t2，A t2=t2--tl=h时，iL从最大值hm缸线性减小到最小值I岫，iL的减小量
蝇．一警。一譬(1一D)z(2-3)
直到t2时刻，开关S再次受激励导通，开始下一个开关周期。
S
O L r
一tof
单墨
也
T
陟 ‘＼． ／。 ＼
／。
／
f ‘＼ ＼
l＼
Uiy ／ ＼ ．Ub 、 ／ ／ ＼_‘
r 上
l 上
I
t
U0 ：止一一一一<：：、一一一一． 可
r ，一’‘、
、-一一一一／ ‘、-一一，一J IUo．
(a)CCMT作模式的主要波形(b)DCM工作模式的主要波形
图2．6导通工作模式波形
10 高效同步降压式DC／DC控制芯片的研究与设计
由图2．6(a)可见，在开关S导通期间，二极管VD截止，流过开关S的电流is就是 电感电流iL．在开关S关断期间，二极管VD导通，流过二极管VD的电流ivD就是电 感电流iL。稳态工作时，输出电容电压平均值，即为输出电压平均值IL，输出电感 电流平均值，即为输出电流平均值Io。
2．3．2 DCM
工作模式
当电感嵫小或负载较轻或开关频率较低时，可能会出现电感电流在一个开关 周期结束前己经下降到零，新的周期尚末开始的状态，此时电感电流维持为0，直 到下一周期开始。此时一个周期根据电感电流状态，可分为电感电流上升、下降、
维持三个阶段，如图2．7所示，对应于1个开关周期T的3个时段to-tl，t1-t2和t2．t3路中主要电压和电流波形如图2．㈣所示：
(a)S导通 (b)S关断(c)电感电流断续
图2．7降压型电路电流断续时的开关状态
工作原理：
(1)to--h时段，如图2．70)和2．6(b)所示 在t=to时刻，开关S受激励导通，二极管止。这一时段，由于UL=Ui—Uo
>0，电感电流iL．-线性上升。当t--t1，A t1=tl—t0=ton时，iL从0线性上升到最大值IL一，iL的增加量
瓴+．L眦．毕o．Ui-rU。DT (24)
(2)tl—t2时段，如图2．荆和2．㈣所示
在t=t1时刻，开关S关断，续流二极管VD导通。这一时段，由于uL=一Uo，电 感电流当tmtz，A tz-'tz--tl--t’面时，iL从最大值IL眦线性减,bNo， 设D’--t’砌，I’，则瓴．．L眦．争厶．争D’T (2固
(3)t2--t3时段，如图2．7(C)和2．6(b)所示
在t=t2时刻，开关S、续流二极管VD均关断。这一时段，电感电流iL保持为0电感电压ULg为0，负载由输出滤波电容C供电。直Nt3时刻，开关S再次受激励导
VD截
ig,-线性减小。iL的减小量
内，电
，
第二章同步降压式DC／DC变换器的工作原理 11
通，开始下一个开关周期。 2．3．3电感电流连续的临界条件
由图2．6中电感电流iL、波形可以看出，要使电感电流i涟续，输出电流Io必须大
于iL的脉动值△iL的一半。当Io=A i以时，电感电流处于连续与断续的临界状态， 此时在每个
开关周期开始和结束的时刻，电感电流正好为O，如图2．8所示。电感电 流连续的临界条件是：
一L≥—1-—D 但．6)
S
O
也个 △iL
Io睦全受兰∑茹。
图2．8降压型电感电流临界连续时的波形
可见，当电感值较小或负载较轻或开关频率较高时，Buck型电路容易发生电 感电流断续。
轻载时负载电流小，对于足够大的电流纹波，电感电流会反向，同步整流情 况下将出现电感能量流入地的现象，这将大大降低轻载的效率。而工作于同步整 流的DCM模式在电感电流反向时锁定电感两端电压为0，使电感电流保持为0，能 量不会损失。但是当PMOS管和NMOS管同时关断时，如图2．1所示，由于V支点的 寄生电容，它将与电感L形成谐振。在要求低噪声和低EMI的情况下，本文对DCM 模式增加一个“抗震一环节。对于同步整流buck结构，电感电流可以自动从DCM 模式过渡到CCM模式。
2．4电流控制模式选择
电流控制模式可以分为峰值电流模式(Peak Current Mode)和平均电流模式 (Average Current Mode)19]。 平均电流控制模式(ACM)以电感电流的平均值作为电流控制内环的控制信
号，利用在一个开关周期内，电感电流积分值与电感电流平均值成正比的性质， 通过控制本周期的电感电流积分值，实现对一个开关周期内的电感电流平均值的 控制。因此，平均电流控制可通过在电流控制环路中增加具有积分补偿作用的电 流控制器来实现，电流控制器又可称为电流误差放大器。
12 高效同步降压式DC／DC控制芯片的研究与设计
峰值电流控制模式(PCM)是指用电压控制器的输出信号作为控制量，用开 关管电流的峰值作为反馈量，反馈量、控制量与功率级组成电流内环的控制模式， 其作用是使得开关管的电流峰值跟随控制量变化。对于电压反馈环，误差电压Ve 直接进入PWM／PFM比较器参与占空比的调节，同时，误差电压还是峰值基准，因 此称为峰值电流模式控制。对于电流内环，它感应电感电流瞬时值，并通过感应 电阻和采样放大器将该电流放大，与外加斜波叠加，再与Vc比较。峰值电流的控 制使电感电流的变化可即时参与占空比调节，因此比电压模式具有更快的负载变 化响应速度。
峰值电流模式控制是一种固定时钟开启、峰值电流关断的控制方法【11l。因为 峰值电感电流容易传感，而且在逻辑上与平均电感电流大小变化相一致．但是， 峰值电感电流的大小不能与平均电感电流大小一一对应，因为在占空比不同的情 况下，相同的峰值电感电流的大小可以对应不同的平均电感电流大小．而平均电 感电流大小才是唯一决定输出电压大小的因素。在数学上可以证明，将电感电流 下斜坡斜率的至少一半以上斜率加在实际检测电流的上斜坡上，可以去除不同占 空比对平均电感电流大小的扰动作用，使得所控制的峰值电感电流收敛于平均电 感电流。因而合成波形信号要有斜坡补偿信号与实际电感电流信号两部分合成构 成。
当外加补偿斜坡信号的斜率增加到一定程度，峰值电流模式控制就会转化为 电压模式控制．因为若将斜坡补偿信号完全用振荡电路的三角波代替，就成为电 压模式控制，只不过此时的电流信号可以认为是一种电流前馈信号，当输出电流 减小，峰值电流模式控制就从原理上趋向于变为电压模式控制。当处于空载状态， 输出电流为零并且斜坡补偿信号幅值比较大的话，峰值电流模式控制就实际上变 为电压模式控制了。功率级是由电流内环控制的电流源，而电压外环控制此功率 级电流源。在该双环控制中，电流内环只负责输出电感的动态变化，因而电压外 环仅需控制输出电容，不必控制LC储能电路。由于这些，峰值电流模式控制比电 压模式控制具有大得多的带宽。
峰值电流模式控制的优点：①暂态闭环响应较快，对输入电压的变化和输出 负载的变化的瞬态响应均快；②控制环易于设计；③输入电压的调整可与电压模 式控制的输入电压前馈技术相媲美；④简单自动的磁通平衡功能；⑥瞬时峰值电 流限流功能，即内在固有的逐个脉冲限流功能；⑥自动均流并联功能。
缺点：①占空比大于50％的开环不稳定性，存在难以校正的峰值电流与平均电 流的误差；②闭环响应不如平均电流模式控制理想；③容易发生次谐波振荡，即 使占空比小于50％，也有发生高频次谐波振荡的可能性。因而需要斜坡补偿；④对 噪声敏感，抗噪声性差。因为电感处于连续储能电流状态，与控制电压编程决定 的电流电平相比较，开关器件的电流信号的上斜坡通常较小，电流信号上的较小
第二章同步降压式D《班)C变换器的工作原理 13
的噪声就很容易使得开关器件改变关断时刻，使系统进入次谐波振荡；⑤电路拓 扑受限制；⑥对多路输出电源的交互调节性能不好。
本文采用峰值电流控制模式，同时设计了斜坡补偿电路减弱其缺点。
2．5本章小结
本章从分析同步降压式DC／DC变换器的工作原理入手，分析了不同控制模式 的优缺点，并提出本文设计芯片时采用的PWM／PFM模式和峰值电流模式控制原 理，详细分析了导通工作模式的分类和原理，为下一章的电路设计提供理论基础。
第三章电路系统和模块设计
第三章 电路系统和模块设计
3．1同步整流控制芯片总体设计
本文设计的系统主要应用对象为低功耗CPU、DSP、便携式电话、个人数字助 理(PDA)、个人计算机、便携式音频播放器、数码相机和DSLi周制解调器等设备。 效率高达95％以上。根据需要确定芯片工作电压在3．6V巧．5V的范围内，最低输出 电压为0．8V，工作模式PFM／PwM，工作主频率为750KHz，输出峰值电流为±0．6A， 具有外同步功能，外同步频率可达1MHz，内部集成功率器件，由此确定芯片为同 步降压式DC／DC变换器。
3．1．1系统框图及工作原理 该系统采用同步整流技术，用内部集成的同步MOS管取代以往外接的
肖特基
二极管，利用同步MOS管实现整流功能，并且该芯片可同步于1MHz的外部时钟。可以在PWM与PFM模式之间切换，提高了重载和轻载下的工作效率。系统框图如
图3．1所示：
“溯
I： ：I
10讲 ‰t
f■-■’、 ，’^
丰
l S-IOtt 【
硝i一矗彳 -l 呻vx LL l l
上
1 ■t
r 、[’ 10caI咀三订秘
L i c_—由饼“痹'啊嗍 DII●■ ■瞄瞳羽霸■■
cti鞠| ¨丌ore．mr 嶂 眨 p
-L l蒜t- u睡
ll l
，‘r
，雕一 ．1三I l l I．emq一_
l=l
■州■st铀et
\"I 入l～一I婶岬懒
。一卜—一钼嘲 smut l畦I
I
√v：翻 一～。{啊 雌
蕊尊囱M一足．'1‘l1一哥I_
图3．1同步降压式DC／DC变换器芯片的原理框图
整个系统的工作原理是：(1)启动过程：控制电路有一外接控制信号EN对整
?
16 高效同步降压式DC／DC控制芯片的研究与设计
个芯片进行控制，当它接高电平时，电路正常工作，低电平时，关断工作。系统 上电后，为了防止过冲输出电压出现，利用软启动中电容的充电电流不变，其电 压缓慢上升，同时将误差放大器的输出vE箝位，使VE随软启动的电容电位缓慢上
升，开通占空比ToN逐渐增大，输出电压逐渐上升，vl止升到一定值时，退出箝位， 芯
片正常工作。(2)在正常工作情况下：电流、电压基准电路逐渐启动，给其它 电路提供参考电流、电压，随后振荡器起振，采样电阻分压得反馈电压Vm输入到 误差放大器反向端与0．45V基准电压比较放大，输出误差放大信号VE。同时电流采 样电路检测电感电流，与斜坡产生模块产生的斜坡电流信号进行叠加，转换成电 压信号与VE相比较，产生脉宽或脉频可调的脉冲，该脉冲信号经过逻辑控制电路 和驱动电路使开关管开启，整流管关断，当检测电流电压大于VE时，则输出高电 平将主开关管关断，然后控制同步开关管导通，直到过零检测模块检测到电流反 向或下一个周期到来时关断同步管，然后振荡器触发主开关管导通，开始下一个
周期。
3．1．2各个子模块功能说明
使能控制模块(EN)；该模块输出使能控制信号，控制整个芯片工作与否。 基准模块给运放、稳压器及其他模块提供基准电压／电流。 误差放大器(EA)：在该模块中，通过电阻对输出电压采样分压后的电压与
基准电压进行比较输出误差信号，经过其它模块电路的处理，对主开关管和同步
管进行控制。
振荡器(OSC)：通过检测重载和轻载情况，使振荡器在750K和200K两个频 换，并且同步信号可以控制振荡器同步于外部时钟的振荡频率。
斜坡产生模块(SIoPE)：在占空比高于50％时，产生斜坡补偿信号，与电感 电流的采样电流信号进行叠加。
峰值电流比较器(PFM／PWM)：经过斜坡补偿后的采样电流转换为电压后与 误差放大器输出电压进行比较，对功率管进行控制。
过零检测模块(LOAD COMPARATOR)：检测整流管的续流情况，当整流 时，输出控制信号关断整流管，防止输出电容通过整流管将电流释放
到地。
死区时间控制(DB姬僦)：防止主开关管和整流管同时导通而增大功耗，设计了两管均不导通的死区时间，保证主开关管和整流管有一个开启时，一个必
然关闭。
抗震铃模块(ANTI ：当主开关管和整流管同时关断的情况下，如果
电感上的能量没有完全释_R放IN掉G，)抗震铃模块会把电感上的残余能量尽快释放掉，
(V小k)：率之间进行切管续流到零
第三章电路系统和模块设计 17
使震铃得到衰减。
输入电压保护模块(Irvl o)：防止输入电源电压有微小变化时，输出发生越 变，避免误触发。
3．2误差放大器
本芯片中的误差放大器是用来放大基准电压和反馈电压之间的差值。输入信 号的变化相对于开关频率很慢，这是在高速和低功耗之间的一个良好的折衷。
3．2．1运放结构选取及晶体管参数计算 本运放对增益、带宽、输出阻抗、输出电流、工作速度要
求很高。由于单个
管子的本征增益一般为几十，这样几乎达不到要求，为了获得高增益，应该选择 尽量少的级数和高增益的运放结构，运放的正向输入端为0．45V比较小，所以差分跨导级结构采用P管为输入管。为了提高输入差分跨导级的增益，中间级采用C_．,ascode结构。这样就决定了输入差分跨导级为Folded．Ca,qcode结构。本运放采用简单的共源级结构提供最大的输出摆幅。具体运放结构如图3．2所示：
图3．2误差放大器的电路图
该运放将输入级变化的输入电压转化成变化的电流，而两个输入管的电流之 和不变，然后将第一级的输出做为共源级的输入，这样通过MOS管将栅源电压的 变化转化成信号漏级电流，小信号漏电流流过电阻就会产生输出电压。本输出级 的电阻采用电流源作为负载电阻。输出电压接到PWM／PFM比较器的反相端，作为 翻转的门限电压。根据运放的结构：第一级主要提供高输出阻抗，第二级主要提 供大输出摆幅而只提供适当的增益，因而为电容的弥勒乘积提供了适当的环境。 因此采用电容弥勒补偿的方法。将镜像极点位置往原点推进，将输出极点往背离 原点的位置推开。
晶体管参数计算112J-
18 高效同步降压式DC／DC控制芯片的研究与设计
1选择补偿电容
为了保证运放有60度的相位裕度，则补偿电容的值必须满足cc=10．22G设CL
=3pf贝IJ Cc≥0．66／7／\"取Cc=1p￡
2根据给定的总电源电流值确定各支路的电流 输入级电流的确定：根据运放要求SR≥60v／№而SR=11／C。所以输入级电’流11--
60×1=60雌考虑到Cc的可变性初步选取Il=1009A。这样就给Cc留有一定的可调余
量。
输出级电流的确定：
g衲一GBxCcx2x3．14
(3·1)
‰．譬׉×2．2(3-2)‰。瓦׉地‘
乙-g～×(‰一％)xO．5 由上述三式可算出输出电流Io==600“A
中间Cascode电流的确定：
(3·3) hx(Z．2—1．5)=(寺‘+L)0-4)
由上式可以算出12--\"100“A。 总电流Iss的计算：
Iu=600+100+2×100+10+10\"\"920“A
3求满足GBW要求的晶体管宽长比M 由公式
，一三1×H，巳×詈(‰一％) 与。
‘(3-5)
，-三1׉巳×詈(％一％)(3-6)
计算各管宽长比。 确定结构和宽长比后，可以通过仿真对某些管子作修正来优化性能·
3．2．2运放增益的计算 折叠式共源共栅运放的小信号电压增益分析如下：
第三章电路系统和模块设计 19
＼
图3．3运放半边电路的小信号等效电路
利用图3．3可写出14I·G膈× ，输出短路电流约等于P2的漏电流，因为从 P11的源端往里看、所看到的阻抗，即
(gmu+‰。)。1忙 (3-7)通常远低于训，2。因此，
瓯-g．2 (3-8)由于
-(g_\"+g柚。3)亿‰ (3·9)则有
屯一％ 0[(g。tt+g．曲。。)吒。(，78，2)】 (3·10)由上述三式得出运放增益为
一‰：{[(‰+‰，。)‘。(＼，巧o，2)】ll[(g啊”+‰。，)M，】j 0-11)
3．2．3仿真结果
∞ f AC Response
11a
一6彩．a
：10．彩
R
一 、＼．
厨 a 卜、．-：phase(VF(’'／your”))
阢谚
一绷
》
-‘
A
一口op)
20 高效同步降压式D∞C控制芯片的研究与设计
-4e
90
8易
70
一5D
号一明
∞ ——7e -88
硒 freq(Hz) freq(Hz)
(a)CMRR(b)PSRR
图3．5误差放大器的电源抑制比和共模抑制比
(a)输入电压范围
(b)输出电压范围
图3．6误差放大器的输入输出摆幅
由图3．4可以看出，采用折叠式共源共栅结构大大提高了运放的增益，仿真结 果为103dB，可以通过提高输出级电流或减小补偿电容来增大带宽，出于功耗和带 载能力及相位裕度的考虑，采取了折中的方法得到GBW为79．5MHz，相位裕度为 60度。图3．5中说明误差放大器的电源抑制比为．73．4dB，共模抑制比为81．6dB，由 图3．6可知误差放大器的输入电压范围为0．2．5V，输出电压范围为O．3．3．3V。该运放 的设计符合指标要求。
3．3稳压器的设计
稳压器用来给内部工作电路提供工作电压，同时通过电阻分压可以得到不同 电压值的参考电压。
3．3．1稳压器的分类
稳压器的分类【131如下：
按稳定对象分，可分为交流稳压器和直流稳压器。是交流稳压器还是直流稳
压器，要看稳压器的输出电压是交流还是直流。直流稳压器也常用交流电网供电。
第三章电路系统和模块设计 21
变压器、整流器、滤波器通常被看成是稳压器的一部分。除了在分析稳压器的原 理外，在设计、制造和使用稳压器过程中，都作为一个整体来考虑。
按稳定方式分，可分为参数稳压器和反馈调整型稳压器，参数稳压器电路结 构简单，主要是利用元件的非线性实现稳压。一只电阻和一只稳压管就可以构成 一个简单的参数稳压器。反馈调整型稳压器通过负反馈闭环控制自动调整输出电 压，实现稳定输出电压的目的。因此，也可称为闭环反馈型稳压器。
按调整元件和负载的连接方法分，可分为并联稳压器和串联稳压器。调整元 件与负载并联的称为并联稳压器或分流式稳压器；调整元件与负载串联的称为串 联稳压器或衰减式稳压器。
按调整元件的工作状态分，可分为线性稳压器和开关稳压器。调整元件工作 在线性状态的称为线性稳压器，又称连续导电型稳压器。调整元件工作在开关状 态的称为开关稳压器。
按作用元件分，可分为辉光放电管稳压器、稳压管稳压器、电子管稳压器、 晶体管稳压器、可控硅稳压器、铁磁谐振稳压器和饱和阻流圈磁放大稳压器等。 根据需要，也可以采用其它的分类方法。例如，集电极输出型稳压器、发射极输 出型稳压器、高精度稳压器、高压稳压器、低压稳压器、通用稳压器或专用稳压 器等。
3．3．2稳压器的结构
本文设计的稳压器电路主要由带隙基准电压源、误差放大器和调整管三部分 组成，属于直流、线性、串联、反馈调整型稳压器。
原理结构如图3．7所示：
O
图3．7稳压器的结构框图
设计思想就是先产生约为1．25V的带隙基准电压，然后利用该电压产生3．3V
的参考电压。
其工作原理是：当输出电压Vo或输出电流10变化时，通过取样电路给误差放
大器的反相端输入一个反馈信号，该电压与带隙基准电压Vbg比较，差值经放大后，
22 高效同步降压式D印C控制芯片的研究与设计
去控制调整元件的工作点作一定的变化，形成负反馈，从而使输出电压V6或输出 电流Io保持不变。
下面分别介绍各个功能模块的电路设计。 3．3．3带隙基准电压源的设计
该模块的功能主要是产生一个随电压、温度变化较小的直流电压，并由此得 到基准电流和分压得到系统中其它模块所需的基准电压。带隙基准源的电压是具 有负温度系数的PN结正向导通电压VBE和具有正温度系数的热电压VT叠加而成的 [141，即有：
％-‰+历巧 1．带隙基准电压源的基本原理【9】
(3·12)
。传统的带隙基准源电路中存在运算放大器，其性能指标在很大程度上受到运放 失调电压(Offset)、运放电源电压抑制比(PSRR)等参数的限制．要想进一步改善其
性能，就需在电路结构上进行改进。为此，本文设计了一种新型基准源电路，采 用电流镜复制技术【堋，没有使用运算放大器，避免了运放输入失调和电源抑制比
的限制。
带隙基准电压源的设计思路如图3．8所示：
图3．8带隙基准电压源零温漂产生电路
图中，Q0、Q1为两个发射极面积不相同的三极管，Po、Pl构成镜像恒流源，所 以有Iel=lea．由于Q0、Q1发射极面积不相等，导致发射结电流密度不等，从而引起 Q0、Q1集电极电位差为
△‰．‰。一‰．竿砌争 q ‘，d
(3-13)
将这个压差加在‰上，则流过的电流Ic0为
第三章电路系统和模块设计
厶-等·嚣砌鲁 ∞∞
因为Iel--Ie；0，所以R1上的压降为
％，-4^-2里Ro坚q砌丘J．1 (3-15)
由图知，基准电压值为：
％-‰。+％-一‰0+2乏等砌七 ‘(3d6)
其中，VT-'KT／q，利用等效热电压吩的正温度系数和VBE0的负温度系数相互 补偿，使输出基准电压温度系数接近于零。本文中选取Je0Ⅱ。1=8，因此，适当选择 R1／凡的值，即可满足要求。
2．具体电路的实现 设计的不含运算放大器带隙基准源电路采用了自偏置电流镜结构如图所
示：
图3．9带隙基准源电路结构
此带隙基准源电路工作于自偏置电流模式。其中，No、N5、N1和N6尺寸相同； Po和Pl尺寸相同；Q0和Q2是同类型晶体管；Ql和Q3是同类型晶体管；Q}和Q2的发 射区面积是Ql和Q3的8倍。Po、P1和电路中的电流镜构成闭环负反馈，作为电流补 偿。当流过双极型电流镜中电流上升时，P2、P3中的电流也上升，它们的栅极电位 下降，则Po、Pl栅极电位上升，其电流下降，促使双极型电流镜中电流下降；同理， 当双极型电流镜中电流下降时，P0、P1促使双极型电流镜中的电流上升。同时，Po、 Pl和它下面电阻又构成电压采样负反馈，稳定V玉的输出电压，而且电路中无运算 放大器，不受运放电源抑制比的限制，这样大大提高基准源的电源抑制比。电容
9
3．
24 高效同步降压式DC／DC控制芯片的研究与设计
C0是补偿电容对负反馈进行频率补偿。
将式(3-16)对温度T求偏导，可以解出Rl／Ro≈-4．5。可见在室温下，要想得 到零温度系数的基准电压Vref，电阻R1和‰的比值应为4．5左右。
3．仿真结果
Tr ansient：Response
‘DC Re即时n鞠
1．211a
1．2420
I，2390
1．2毒j谚
一'．237e
>1．24．00 三'．235e
'．233e 1．23Ia
v1．2390
1．258彩 。
I I
DC Respons●
3．g
^C Response
ta -Im 2．D
·：dS20(VF'(\"／vreV’”
> o 1．a
导一w
一5a
a．D
一7叠
r．n,q(Hz)
(a)工作范围 ．(b)电源抑制比
图3．11带隙工作范围和电源抑制比波形图
由图3．10．3．11可看出，Vbg=1．24V输出稳定，与理论计算比较吻合；温度范围 为．40—85度，V棚=3．3V时，基准电压变化量小于9mY，如果对基准进行二次曲率 补偿可减小输出电压的温漂值；电源抑制比为．67dB，工作范围为1．5V-7V满足输 入3．6．5．5V的指标要求，性能比较好。
3．3．4稳压器中放大器和调整电路的设计
该电路增加了一个敏感MOS管P6【161，P6的栅极和源级分别与调整管的栅极和 源级相连。用来探测负载电流，并反馈一定比例的负载电流作为误差放大器的尾 电流，故在同一负载条件下，改进后的结构由于误差放大器各支路上的电流较大， 从而在一定程度上增加了带宽。具体电路如图3．12所示：
第三章电路系统和模块设计
图3．12稳压器电路结构
从图中可以看出，在忽略误差放大器内部寄生极点的情况下，开环和闭环的 带宽变化如下：
B％一(1+Aofl)xBWo一4声×曰％(3·17)式中：Bwj和Bwb分别为闭环和开环时系统的带宽，～表示开环时的低频增
益，B为反馈因子。Ao、BWo、B在改进前后的电路图中均为：
4一国。如gP，如5 (3-18)曰甄。意0-19)∥一击0-20)式中，‰为误差放大器的输出阻抗，鼯为调整管的输出阻抗。
改进前
鼬．q厍 (3-21)
改进后
鼬。q1／互乒 ∞芍
由于C、9和‰为常数，不随负载变化，且改进前后‰‰基本一致，因此，
在同一负载条件下，改进后的电路比改进前的BWd增大。 其次，对转换电流I
弧，
改进前
I弧一l嫩 Q·23)
26 高效同步降压式DC／DC控制芯片的研究与设计
改进后
k-ko-I-(％)L鲫(3-24)
式中，ERo为零负载时的转换电流。由以上两式可以得出，在同一负载条件下 改进后转换电流增大。
3．3．5稳压器仿真结果
稳压器的最终输出波形如图3．13所示：
Dc Response
Transient Response
3．酾g
3．3030 ·：vT(’'／net翊50¨)
3．29彩
／、 孓．2990 >
V3．280
3．270
3．2950
I 彩廖 20u 一5D 2谚 9茹
temp{e≥
time(s) 歌l杓．锑62 3,275力翻懈-：468．始§‘|
(a)输出电压 (b)温度系数
AC Responx
10 ·：曲锄州?／net彬’))
-10
号埘
一弱
-7谚
1嬲 10K 1M 100M 1DG
freq(Hz)
(c)电源抑制比
图3．13稳压器仿真结果
由图3．13可以看出输出电压稳定，大约为3．3V，仿真温度范围为-4肛85度，计 算得知稳压器的输出温度系数为：55ppm／'C，电源抑制比为-63．8dB，基本符合设计要求。
3．4电流基准电路设计
电流基准所产生的参考电流起着非常重要的作用，内部的PWM／PFM转换模块、误差放大器等所用参考电流都由该模块产生，所以参考电流的精确性、稳定
第三章电路系统和模块设计
性和镜像的准确性是该模块主要考虑的地方。从图3．14可以看出，该电路运放通过 运算放大器的跟随，将V睇f=1．24V镜像到R0电阻正相端，生成的电流I=、rf新R0，此电 流由P1镜像到P3、P4，其中，经过P3的电流通过Nl、N3形成一个电压偏置out2，通 过P4的电流在No、N2形成典型的低压c弱code结构电流镜【171，使镜像出去的电流更 加准确。
勺
图3．14电流基准电路结构
如果仅仅将共栅极的栅漏短接将会损失一个阈值电压，如果工作在低工作电 压下可能无法保
证每个管子都工作在饱和区，所以在工作电压不高的情况下，一 般采用低压Ca瞎code镜，但此种结构对共栅极的栅电压要求非常严格。vG洲-v嗍墨V ，D№(墨在电路中要使vN0眦‰)(3饱和必须使-25)
使N2饱和必须有
‰‰sV如(=v0洲) (3·26)
因此：
‰+(‰-v删)‘V0吐墨Vos啪+‰ (3-27)
如果：
‰“V＆№‰)s‰+V僦(即V&陀·‰‘V嗍)(3—28)所以必须注意选择N2的尺寸，以使它的过驱动电压始终小于一个阈值电压。 仿真结果如图示：
结构的电流
3．15所28 高效同步降压式DC／DC控制芯片的研究与设计
Tronsient Respont曙
图3．15电流基准仿真结果
由图3．15可以看出，此电流基准提供的输出电流稳定，基准电流温度系数为： 53ppm改变Pl的宽长比，可以得到需要的基准电流值。
3．5振荡器
在DC／DC变换器电路设计中常常要用到一类专门用于产生脉冲信号的电路。 即振荡电路。它可以将直流功率转换成为周期性的波形信号．由于开关电源总的 技术发展趋势是工作频率更高、功率更大、功耗更低和功能更全。为了充分发挥 开关电源的高效、小型、轻量等优点，这就需要对电路内部振荡器进行改进和优 化．本文设计了一种可以根据负载的变换自动切换频率的高效振荡器电路，该电 路还具有外同步功斛埔】。这样满足了用户对不同负载和开关频率的要求，同时也减小了电路在不同负载情况下的功耗，提高了变换器的效率。该模块功能是产生 频率为钟信号做为整个芯片的主频，控制电路中其它模块的工作。另外， 当输出电压较低时，反馈电压VFs的电压也比较低，此时振荡器的频率下降为200K， 保证电感中电流有足够的时间衰减，防止电路失控。当输出电压上升时，频率也 逐渐增大，直到达到750KHz。
3．5．1电路结构及工作原理 如图3．16所示，它通过给一个时常数电容在两个设定的阈值电压之间进行充、
放电，触发迟滞比较器翻转，产生振荡。充、放电电流11和12恒定，且12>1l，开始 时，开关K在迟滞比较器控制下打开，充电电流Il给电容C1充电，当电容上电压达 到迟滞比较器的阈值上限时，输出电平翻转，同时使开关K闭合，电容以电流12．11 放电，当电容上电压达到迟滞比较器的阈值下限时，比较器又翻转，开关K打开， 电容重新开始充电，如此反复，形成振荡。
／'C，通过 750K的时
第三章电路系统和模块设计
图3．16振荡器原理图
在稳定状态下，充电时：
o嗡川％
(3—29)
旦‘
放电时：
L日 屹m
三lN
吒
(3-30)
电容的充放电时间恒定，并构成一个振荡周期T：
卜％一圪)×c高 (3．31)
其中，VL和VH为迟滞比较器的阈值下限和上限，tl、t2分别为电容的充放电时 间。由式(3．31)可知，通过改变恒流源Il、12电流的大小或电容C的值就可以改变 振荡器的振荡频率。
3．5．2 PWM／PFM
比较器的设计
在不同控制模式下，由于很多子模块的功能完全相同或者近似，在整体设计 时可采用同一模块来实现，这样不仅简化设计，也可以节省芯片面积。在该系统 中，多处需要用到比较器，例如：过零比较器、PWM／PFM比较器、欠压保护电路 中的比较器等。所以本文采用图3．17的比较器结构来实现这些功能，比较器是PWM 控制中的一个重要部分，比较器设计的好坏对整体电路精度有很大的影响。
比较器是对输入信号进行鉴幅与比较的电路，它的特性跟高增益放大器很相 似。它将两个模拟输入量进行比较，根据比较的结果输出一个二进制的量： “0(低电平)或者“1一(高电平)。
比较器的性能主要由以下4项指标来决定【191：
一 分辨能力或对阈值的灵敏度
30 高效同步降压式Dc／DC控制芯片的研究与设计
输入失调电压 传输延迟 输入共模范围 分辨能力可以表示为
AV。—Vo,,-—Vo￡
4
O．32) 放大器Av越大说明比较器的分辨能力越理想；比较器的传输延时是从输入越 过阈值点时起到输出一个有效逻辑信号，这个时间就是传输延时．传输延时通常 是输入电压幅度以及输入共模电压的函数，较大的输入电压通常会产生较小的传 输延时：比较器的共模输入范围是指在这样的输入电压范围内比较器持续的检测 两输入端所加电压的差值。
1．比较器电路结构
比较器需要差分输入和足够的增益来达到要求的分辨率，两级运放是比较器 很好的实现方案。
比较器的电路结构如图3．17所示：
图3．17 比较器电路结构
比较器的设计和运放的设计很相似，所不同的是比较器工作在开环状态下并 且不需要频率补偿。可通过同时增加P2管子的长和宽，或者增加M4的栅长，或者 把输入差分对管的宽长比都增加的方式提高比较器的增益，即提高比较器的精度。
2．仿真结果
下面是采用Cadence对该电路进行模拟所得的模拟结果。
第三章电路系统和模块设计 31
AC Response
—a．Da 、＼～
西
罢一1f10
∞
二一200
190 10K 1M 1DOM
freq(Hz)
(a)增益仿真结果
Trans rent Response
6：VT(’' ¨) -：VT(’．／v十¨>
4．0 -：vT(¨．／v／．o—e姆”p，l。
3．D 2．g 1．a
a，D
彩，12f 5．f2ju 10U
time(s)
嘞大信号仿真结果
图3．18比较器仿真结果
由图3．18(a)可知，该比较器增益达76．5dB，满足设计指标要求，3．18(b)可看出， 大信号仿真可得到比较理想的脉冲调制波形。
3．5．3可外同步的振荡器具体电路结构 振荡器的实际电路如图3．19所示，ctr、syc、syc cll【为控制信号，k、vH分
llPsyc=0时，在 重载情况下，P16关断，N18、 N20关断，P23导通，P24、P17为电流源，由N16镜像 至lJNt5，P21镜像至tJPls，对C3充电，V凶 N14关断，P孙P22、N13提供放电电流，镜像至IJNl0，此时，由于Vclp电平较高，N11 并不导通，电容C3通过Nlo放电，直到V凶降到能使N11导通时，这时的电压为比较 器的下阈值，此时触发器翻转，振荡器翻转，进入下一个周期，如此循环，形成 别为基准电流和比较器的上阈值。工作原理为：当没有．外同步时，断，32 高效同步降压式DC／DC控制芯片的研究与设计 振荡。当轻载情况下，Pie导通，充电电流被P16、P17分走一部分，即充电电流变小， 振荡周期增加，可以根据不同的需要，设计P16、P17的宽长比，可以得到不同的周 期，当检测Vou。低于设定值时，Pie关断，重复重载下的振荡情况。 当有外同步信号时，liPsyc--I时，P23关断，N19、N20导通，没有充电电流， 图3．19振荡器电路结构 3．5．4仿真结果 振荡频率在电源电压3．3V下对不同检测电流所对应的振荡频率曲线和具有外 同步信号时振荡频率曲线进行了仿真，仿真结果如图3．20和3．21所示： Transient Response 5．D -：vT(’'／osc¨) A B ， 2，历 、-， I． 上 一1．D -I ．．-‘ ．．．．I．．．．．．。．_I．。．．．．■．．I 1．359 -：vT(¨Ir iota76¨ } ，-、 Ⅳ‘ ∥＼：棚．：棚；一：‘ >1．31西fl 、-， 1．279 D．12f 2．f2ju 4．f2ju 6．0u ．8．f2fu (a)重载时振荡器频率及电容波形图 第三章电路系统和模块设计 Transient A：vT(’'／osc¨) Response 5，D ； 2．彩 一一1．乃 1．329 -：vT(¨／ne均76¨) ；1．290 —1．269 4．D -：vT(’'／cU¨) ； 2．D V 0，历 }．．．． 。。1 ．-．．．．I_ ．．．．I．．．．．I．．．I．． D．乃 5．0u 10u 15u 2flu tfme(s) (b)轻载时振荡器频率及电容波形图 图3．20仿真结果 由图3．20(a)可看出当电路工作在重载情况下，振荡器的输出波形为占空比10％ 的脉冲，脉冲周期T=I．335Ps即频率为750KHz；当电路工作在轻载情况下时，振 荡器由PwM模式自动向PFM模式切换，使开关管关断时间变长，提高轻载情况下 的工作效率，同时也起到了一定的限流作用；输出波形图如图三-2：三些崮』』』—土坐些些些螋3．20(b)所示： ．Transient Response 5．D ，：VT(’'／osc_syc”) 4．a ，：vT(’'／syc_clk”) ．兰三：：山山山山Lu l山山山山LL 5．巧，i：vT(’铀暑c”) 三_2：：出崮』』』—』』尘上上—kk 5．a ，II：VT(’'／syc”) ； 2．D}r—叫_．呻———+——’ 。一1．9 E===：==：==￡===丁=====：=￡：d．．I．．．．。．．．。I D．0 10u 20u 39u t|me(s) 图3．21外同步仿真结果 图3．21中，第一条线为电路开启外同步时钟功能时，振荡器的输出波形， 第二条线为外部时 钟的工作波形，第三条线为开启外同步功能前振荡器的输出波 形，第四条线为同步控制信号波形图。由第一条线可以看出振荡器能够很好的同 34 高效同步降压式DC／DC控制芯片的研究与设计 步于外部时钟频率。 3．6电流采样转换电路 该模块是对电感电流进行采样并将信号与斜波补偿信号叠加后的电流转换成 电压信号，然后与误差放大器的输出电压进行比较，如果检测到的电感电流达到 设定的峰值，则输出关断信号关断主开关管。 电流采样的框图如图3．22(a)所示，具体电路图如图3．22嘞所示： (b)具体电路图 图3．22电流采样转换电路结构 其中，bl和b2是基准电压，它镜像的电流在心上的压降为采样转换后的电压和 ．斜波补偿电压提供一个平衡量，使两电流之和的转换电压在此电压上下摆动。反 第三章电路系统和模块设计 35 馈电流从FB端流出，通过P8的栅电压取该电流的1／15镜像到P2。为了保证镜像的准 确性，镜像采用cascode电流镜结构，利用P2将P8栅电压降低一个阈值电压，然后 用P9升高一个阈值电压，以保证cascode结构的镜像管都工作在饱和区，cascode结 构的电流镜减小了心上电压的变化对Pl漏电压的影响，从而减小VDS引起的沟道调 制效应，使电流镜像更加准确。 则输出电压为： ‰_I器k‰卜 ㈣ 所以改变P8和P2的宽长比，可得到需要的电压幅度值。 FB反馈电流在芯片中的另一个作用是启动PWM／PFM转换功能，当负载过轻导 致FB反馈回的电流小于600mA时，启动PWM／PFM模块转换，使频率降低，从而降 低芯片的功耗。 在给开关管施加一个锯齿波的条件下，仿真波形如图3．23所示： Transient Response 712fu 一：rr(’'／R4／PLUS¨) 5f2fu 312ju 65am -：rr(’'／R I／PLUS¨) ，’ 《 6112fm 、-， 570m D．f2j 5．0u 10u ’time t s) 图3．23电流采样转换仿真结果 3．7死区时间控制电路 该系统工作在DCM和CCM两种模式下，由DCM模式向CCM模式的转换是自 动的，但是由CCM模式向DCM模式转换却需控制电路。由于死区时间的控制要求 时序精度很高，现今的片上DC／DC死区时间控制多半采用数字控制或数模混合控 制技术【刎，在保证开关MOS管和整流MOS管不能同时导通的前提下保证最小的损 耗，也即采用ZVS控制。这种方法是利用时钟来控制关断，利用ZVS条件来控制导 通的。在时钟的上升沿将PWM／PFM控制信号输入触发器，由该信号控制每个管子 的关断。开关管和整流管都是由触发器控制的，两个触发器的时钟接有2．1MUX， 36 高效同步降压式DC／DC控制芯片的研究与设计 由触发条件来控制MUX。本文设计的用于宽负载范围的混合模式同步整流控制电 路原理图如图3．24所示： ou．tp． outn ’图3．24同步反馈控制原理图 其中，Vd锄为电流检测信号，控制模式选择；当‰m<0时，工作于DCM模式， v‘Icm>0时，工作于CCM模式。它只工作于电感放电阶段，即整流管导通时。同步 整流中，系统由CCM向DCM转换时，为保持电感电流为O，由电感电流关系V= L(di／dt)，只要电感上所加电压为O，进入DCM模式。DCM模式工作时，vI点对地 寄生电容Cz与电感L将产生谐振， Vx点产生振荡，为防这种振荡，传输门可串连 --d,电阻Rantring，作为一个抗震铃环节来消除振荡【21l。具体实现电路如图3．25所 示： 图3．25抗震铃原理图 死区时间控制电路的仿真结果如图3．26所示： 第三章电路系统和模块设计 Transiont Response ．：VT(’'／outn¨) 4．a 3．0 ·：vT(’'／outp”) ^ 2．巧 三 1．a 0．D 一1．0 D．0 5．彩u tfme(s) 图3．26死区时间电路仿真结果 该模块中使用了基本的2-1MUX和RS触发器【捌，功能表达式为 厂一昂s+e,s (3·34) 由此式可以得出MI．PA的具体电路图如图3．26所示： 图3．27 2-1MUX 所示 图3．28 RS触发器结构图 38 高效同步降压式DC／'DC控制芯片的研究与设计 这个电路是以低电平做为输入信号，它的特性如表3．2所示： 表3．2 RS触发器的特性表 S 足 Q“ 1 1 1 1 0 0 0 0 1 O 1 0 1 0 1 0 Q¨1 O 1 1 1 0 0 1 1 0 0 1 1 0 0 状态不定 状态不定 3．8电平位移 本文数字控制部分是采用3．3V电源，而功率级由于V0为3．6V-5．5V渝入，对于 功率开关管来说，只有栅极达到输入电压V‘的逻辑电平时，它才能可靠关断。而 每个周期整流管开启之前，vx点电位为旬．7V，栅极逻辑电平为3．3VlllJ可使其导通， 每个周期整流管关断之前，vI点电位约为-0．2V，栅极逻辑电平为0V可使其可靠截 止。因此整流管和数字控制电路之间需要电平位移电路来转换。 ： ．vddh． 图3．29电平位移电路结构 电路工作原理如下：输入为高电平Vddl时，N2导通而N1截止，Po导通而Pl截止， 此时输出高电平为V蛐；输入低电平0时，N2截止而Nl导通，Po截止而P1导通，此 时输出低电平0V。在Vddh=5V，Vddl=3．3V条件下对电路进行仿真，模拟结果如图 第三章电路系统和模块设计 39 3．30所示： ’Transient Response ．：vT(’．／vfn¨) 7．0 -：VT(’'／out¨) 5．D ‘3．D 1．a 一1．彩 D．f2j 2．彩u 4．岱u 6．12ju 8．Ou time(s) 图3．30电平位移电路仿真结果 从图3．30可以看出，该电路可以很好的实现电平位移的功能，且电路结果简单 工艺容易实现。 3．9保护电路 为了保证芯片整体电路正常启动，本文还设计了一系列保护电路，如软启动、 故障逻辑电路、输入保护电路等。 3．9．I软启动和故障逻辑电路 控制芯片中软启动和故障逻辑电路是比较重要的部分。它一方面使开关电源 的输出电压逐渐缓慢上升，防止较大的电压过冲，以保护芯片主电路在启动时不 受到浪涌电流的损伤；另一方面当负载电流过大或者电源欠压时，软启动控制电 路通过一系列操作，输出控制信号，截断输出电流，使软启动电路的电容放电， 放电之后立即进入重启状态，以避免因偶然的过流、欠压使开关电源一直处于保 护状态而停止工作。 细Error nl I．W-】1i- 图3．31软启动和故障逻辑电路框图 40 高效同步降压式DC／DC控制芯片的研究与设计 软启动和故障逻辑电路如图3．31所示，软启动端㈤通过一个P管与误差放大 器相连，同时连接一个N管，进行电流的充放电。软启动过程中，误差放大器输出 由低到高，PWM ／PFM输出脉冲由小变大，这样可以防止浪涌电流的出现。 工作原理：当Vin为高电平或Vml>Vum时，通过或门使触发器S端为高电平，迫 使R端为低电平，则触发器置位，开关管打开，电容放电，当、‰为低电平且V矗l<、，lim 时，触发器S端为低电平，R端输出为COMl的输出，当Vc 出电压过冲。 仿真结果如图3．32所示： ．Transient Response 一三 04．．D，：VT(’'／v|n”)0亡]一一一。 。_n中一 []一一_一 一1，4，：VT(’'／L。．．。．·．．．．．J。vlnl\")。。。。。。．．-，．．上． 三0．0 ．．。J。。。。—-。。。．．．．刖 +呈呈--41：0。≤竺竺=1L二』==7． ．Lr一．．．．L．．．。．．．．b—Lr王=j￡一．-：c．．．．．。．．I 4^ 4．g，：vT(”／out”) 三．一1．0匕=L——————亡===1———删 1三国脚。一500m，I：vr(’'／vc”)}——焉孑 =ik一 ——靠≠匹i彩m． 。time(s) ：3．9．：2欠压保护电路 该芯片的输入电压范围为3．6V．5．5V，本文设计的欠压保护电路采用双阈值电 压，防止了电源电压在阈值电压附近有微小变化而引起的输出电压的跃变因】，具芭 体电路如图3．33所示，采用3．7v和3．3V做为两个阈值电压值。本文采用这样的方案： 1)电路必须有采样电阻网络，使得电源电压信号的变化线性的转变成电阻上 的压降，作为下一级的输入信号；芝 2)采用两个比较器来控制保护电路在两个极限电压之间进 行翻转； 3)输出级采用反相器，-增加欠压保护电路输出的负载能力。 竺 第三章电路系统和模块设计 41 具体电路结构如图3．33所示： 图3．33输入保护电路图 基本原理为：Vrcf是基准源提供的1．24V的基准比较电压．设电源电压下降过 程，当电源电压为3．7V时，coml输出低电平，com2输出高电平，N1关闭，No导通， 输出高电平，当电源电压小于3．7v大于3．3V时，coml输出低电平，(：01112输出低电 平，Nl、N0关闭，输出保持高电平，当电源电压下降到小于3．3V时，coml输出高 电平，com2输出低电平，N1导通，N0关闭，输出变为低电平。电源电压上升过程 工作原理分析与下降过程相似，这里不再赘述。 仿真结果如图3．34所示： DC Rgsponse 6．a 5．谚 4．a ； 3．巧 2．廖 1．a a．D dc(V> 图3．34电源电压上升下降过程的输出波形 图3．34中，1为电源电压，2为电源电压上升过程中，软启动的输出电压波形， 3为电源电压下降过程中，软启动的输出电压波形。在电源电压上升过程中，达到 3．7v时，电路输出高电平，开启内部电路工作，在电源电压下降过程中，下降到 42 高效同步降压式DC／DC控制芯片的研究与设计 3．3V时，电路输出低电平，关断内部工作电路。避免了电源电压的误触发。 3．10斜坡补偿电路 该模块是产生分段线性补偿㈣嘲的斜坡补偿电流输出到峰值比较器模块，与 电感电流的采样电流叠加，经过斜坡补偿后的采样电流转换为电压与峰值电流门 限电压进行比较，对功率管进行控制。 3．10．1斜坡补偿的引入与原理 电流模式控制是一种固定时钟开启、峰值电流关断的控制方法。 因为峰值电 感电流容易传感，而且在逻辑上与平均电感电流大小变化相一致。但是，峰值电 感电流的大小不能与平均电感电流大小一一对应，因此在占空比不同的情况下，相 同的峰值电感电流的大小可以对应不同的平均电感电流大小。而平均电感电流大 小才是唯一决定输出电压大小的因素。若要电感的峰值电流与其平均电流一一对 应，从而唯一决定输出电压，则需要对电感的峰值电流做进一步的处理，并需注意当 占空比D大于50％时开环不稳定(如图3．35)，其存在难以校正的峰值电流与平均电 流的误差，容易发生次谐波振荡。故在峰值电流模式控制中引入了斜坡补偿信号。 使输入到PWM／PFM比较器的合成波形信号vs要有斜坡补偿信号与实际电感电流 信号两部分合成构成。 图3．35无斜坡补偿D>50％时的扰动波形 其中，vc是误差放大器输出的控制电压，△Io是扰动电流，ml、．m2分别代表 升和下降斜率。 由图3．35容易看出峰值电流模控制的很大的缺点在于：当占空比大于50％时， 其系统不稳定。主要表现在：扰动信号产生的误差被逐渐放大，这将导致系统失 控，电源的抗干扰性能差。由图3．35可知，经过n个周期，由△lD电流引起的误差△ In为： 蝇-ato×阿 。彤， 其中 电感电流的上 第三章电路系统和模块设计 薏一旦1-D(3-36) ％ 由式(3．35)可以看出，当D<50％时，电流误差A In将逐渐趋于0，故而系统 稳定；当D>50％时，电流误差△In将逐渐放大，从而导致系统失控。所以要进行斜 坡补偿。 图3．36 D>50％(补偿后的电感电流) 由图3．36可看出，经过n个控制周期后，由△Io引起的电流误差为 虬·”、(m鸭2+-肌m丁 ．。彻 所以使电流环稳定必须满足式(3．38) 兰尝‘1，(3．，，lI+m 38) 其中， D×，，ll-(1一D)％(3-39) 所以得到系统稳定的条件是： ％ ≯若要保持系统始终稳定，则需要使补偿斜率大于电感电流下降斜率的一半，掣 m即m>0．5m2。 3．10．2斜坡补偿具体电路 为了防止由于斜坡补偿过大使电流控制模式变为电压控制模式，而使电 2流控 将所有占空比(3．-40)可知，在D<50％时， 不加斜坡补偿(m．--0)即可满足系一D 超过40％时，为电感电流信号增加一补偿斜线。是占空比D的增函 数，所以，每个区间的补偿斜率由该区间的最大占空比决定。将 空比代入式(3-40)，可得该区间的补偿斜率，最后得到分段线性补偿电流曲线如 一> ．IJ喇， 制模式的优点失去，本文采用了随占空比变化的分段线性斜坡补偿。具体思想是：分成4个区间，进行分段补偿。由式统稳定性条件。考虑留有一定的裕量，在占空比由于补偿斜率m该区间的最大占 44 高效同步降压式DC／DC控制芯片的研究与设计 图3．37的实线所示。虚线为单一斜率补偿斜坡对应的补偿电流。 岛 程 砻 蓬 ，l ，1 他D如 3．37分段线性补偿电流曲线 具体的实现电路如图3．38所示： 图3．38斜坡补偿电流产生电路 分段线性斜坡补偿th--个独立的OTA并联，产生所需的斜坡补偿电流M16和 M15、M18和M17、M加和M19分别为结构对称的MOS差分对。设计三对管的宽长比 各不相同，充分利用W几对差分对管传输特性的调节作用，产生分段线性斜坡补偿 电流。三个OTA的尾电流相同，均为k。将M20和M19、M18和M17、M16和M15组成 的宽长比为㈣，Ml、M18和M17的宽长tt；为tW／L)，M2、M19和Mm的宽长比为 ㈣M3设计三个差分对的宽长比为以下关系： (％L。：(％L2：(％)us=16：4：1 的OTA分别命名为A1、A2、A3，三者的增益分别为gml、gm、g,o，并且设M16和M15 0-41) 由于 如一 (3-42) 所以 g。l：g。2：g。3—4：2：1 (3—43) 第三章电路系统和模块设计 该电路的工作过程为： 45 当Vcap<<‰时，三个OTA都饱和，在流过M15、M17、M19的电流几乎为零时， 产生的斜坡电流为零。 随着V唧逐渐增加至VRL附近，增益最小的A3首先进入线性 区，输出补偿电流 为 k。靠，【‰一％) o删 ‰继续上升，增益居中的A2也进入线性区，开始输出电流有 k一(靠，+靠：)(％一％)(345) Vcap进一步上升至接近VRN电压，Al也进入线性区： k一(晶，+g矗：)(‰一％)+‰(‰一‰)电路产生的最大斜率补偿电流为3×k，而实际的补偿电流斜率为m一誓×(晶，+岛2+晶3)×彳一气尹×(晶，+如2+靠。)×彳斜坡补偿电路工作时的电路仿真结果如图3．39所示： Tronslent Response 4彩0u 30flu ，，、200u v 《 1aau a．Da 一1aDu 5．Ou 10U 15u time(s) (a)斜坡补偿电流波形 n_n捆t R—p嗍 ‘ (b)分段线性补偿的波形 图3．39仿真结果 (346) (3．47) 46 高效同步降压式D‘油C控制芯片的研究与设计 由仿真结果可以看出，斜坡补偿电流总共有四个不同的斜率，随着占空比的 增大，斜率也随之增大。 3．11输出驱动电路 因为该芯片的工作频率为750KHz，所以功率管开关时间都是微秒量级。为了 保证在这么短的时间内，开启和关断功率管，要求该芯片的输出峰值电流超过± 390mA，本文对输出级的电流设计指标为±0．6A，以确保较高的开关频率。要达 到这么高的峰值电流，输出级管子的尺寸会很大，要驱动这么大尺寸的管子，本 文采用一系列级联的反相器构成的驱动电路【261去驱动大尺寸的负载管子如图3．40 所示。反相器从速度最优考虑，相邻级间MOS管的宽长比值为2．7。应用中该比值 可在2_10范围内选用． 工 7a 图3．40逐级驱动放大电路 3．11．1输出电路的驱动能力 一般MOS逻辑内部门的后级，也是MOS门电路。MOSI']抗很高， 输入漏电流很小，可以看作为前级电路的无穷大负载。但最后的输出级电路要与 外界各种类型的电路或负载接口，因此必须考虑输出电路的驱动能力。如图3．41 所示： d Wl亡口 T 卜 目Tn j \"--0 我们用临界高电平图VCN3．和临界低电平啪来规定所允许达到的最低高电平和41 CMOS倒相器的输出负载和电流 电路的输入阻 第三章电路系统和模块设计 最高低电平值。在这一范围之内所能提供的驱动电流和吸收电流即可表征该倒相 器的输出驱动能力。所谓驱动电流IDP，是指输出高电平下降到临界高电平值V铆 时的输出电流。 如图3．41所示倒相器中的输出电流Ip如表达式(3．48) ‘一寺以f2(屹-v．)(Zo一‰)一(Vo一‰)21(3-48) 对于一定尺寸(一定B P)的P沟MOS管，电流IP越大，输出电压Vo越低。以 Vo等于临界高电平VcH代入(3．48)式，得驱动电流为 k-毒以f2(一‰一％)(‰一‰)一(‰一‰)21(3-49)若电流大于IDp，输出高电平就要低于临界高电平值。因此，驱动电流也就是 为得到所需高电平所允许的最大输出电流。由式(3．49)可看出，B P越大，驱动 电流IDP就越大，所以，为增加倒相器的驱动能力，必须加大负载管的尺寸。 同样，我们定义吸收电流IDN为输出低电平上升到临界低电平值VOL时的负向输 出电流。负向输出电流由(3．50)式表示 ，Ⅳ-寺凡『2(‰一‰)吃一圪21 0—50) 由式(3—51)知，电流IN越大，vo越大。以vo等于临界低电平、b代入上式就得 到吸收电流为 ‰-寺瓜『2(‰一‰)吃一吃21 ，0-51) 从式(3．52)同样看出，n沟道MOS管的尺寸越大，B N越大，吸收电流IDN也就 越大。在设计中考虑到输出高低电平的对称性，则希望VcL-VDD．Vcn，以及IDP--IDN， 由式(3-50)、(3-52)N可推知，在上述考虑下，应满足9 P=D lq，这就是说应使 (詈)P肥)Ⅳ-等 (3-52) 3．11．2倒相器级数的确定 确定逐级放大反相器级数的方法大致如下f271： (1)按照设计要求的tf、tf和CL，计算末级MOS管的尺寸； (2)按照设计的优化准则(如速度、功能、密度)，计算驱动输出负载所需的中间 级的级数以及每一级MOS管的尺寸； 由于反相器链是逐级放大的，因此负载电容CL认为： Clj-fNcx p．53) 48 高效同步降压式DC／DC控制芯片的研究与设计 其中CK为第一级反相器栅电容，f为几何放大因子，N为放大级数。整理上． 式得： Ⅳ-砌阱1hiIq J‘ 的延时为： (3．54) 为了保证输出逻辑电平不改变，反相器的级数应该为偶数。级联反相器的总 t一№一： (3-55) CMOS倒相器的功率耗散包括静态功耗和动态功耗【281： 静态功耗——由反向漏电流造成的功 耗，一般非常小，主要由衬底漏电流造 成，静态功耗的公式为： 弓-吃2声 (3—56)其中VOc是电源电压，f是开关频率，C是负载电容。 动态功耗——由CMOS开关的瞬态电流和负载电容的充放电所造成的功耗。动 态功耗随着频率的增加而增加，所以设计这些缓冲电路时需要注意使功耗最小。 由文献知，当输入上升和下降时间小于等于输出上升和下降时间的时候，动 态功耗最小。分析发现延迟对于比例因子的变化不是特别敏感，我们可以用稍微 大一点的比例因子来代替2．7，这样可以使用较少的缓冲级数实现输出级驱动电路， 并降低功耗。最后本设计选定的比例因子是6反相器。 3．12功率管的设计 该芯片是内部集成输出功率管，功率MOSFET属于电压型控制器件，它依靠多数载流子工作，因而具有许多优点：能与集成电路直接相连；开关频率可在数 兆赫以上(可达100MHz)，比双极型功率晶体管至少高10倍：导通电阻具有正温度系数，器件不易发生二次击穿，易于并联工作。但是因为本文设计的控制芯片输 出电流比较大，管子工作时，等效电阻发热，发热程度与通态电阻Rds 和导通 时漏极电流有关，因此必须适当选取这两个参数，以便将热效应控制在_o—n个可以 接受的范围内。另外由于输入电压的最低值为3．6V，而输出电压为3．3V，所以功 率管本身导通时的压降和功耗是设计必须要考虑的。功率管在导通时电阻越大， 则消耗的压降和功率越大，所以功率管的输出电阻有严格的要求。 该控制芯片集成两个功率管分别为开关管和整流管，设计时要求功率管消耗的总压降不能大于0．3V，由于输出电流的最大值为900mA，所以要求导通电阻Rds on 损耗很小，但实际上，导通电阻损耗只是其中的一小部分，如图3．42所 示： [261可4级 ，使用了 第三章电路系统和模块设计 49 一叫一t',,^OSb'KT R争l硝备a； 一。l岛3妒len’Related| i n鬻潮 豢 inn = 墼． l：： ||_j_?? _ ||j|||||| 四 图3．43传导损耗和开关损耗与功率级栅宽的关系 最优栅宽的计算公式如下： 50 高效同步降压式DC／DC控制芯片的研究与设计 ％一 0-58) 其中，舶为单位宽度的沟道电阻，‰为传导均方根电流。 DC／DC系统为了提供足够大的输出电流，开关管和整流管的宽长比一般都非 常大，宽长比设计主要考虑要求的导通电阻和驱动电流大小，满足以上要求后尽 量采用(3．58)式的最优栅宽以 最大限度降低功耗。按该式计算，取功率开关PMOS 管W／L=75744；整流管NMOS管W／L；55825。用的导通电阻MOS管导通 电阻在25．3mQ以内，与寄生电阻值相当，满足导通电阻和驱动电流的要求。 me,did对该参数进行了简单的仿真， 仿真结果如图3．44所示，当输入3．6V，输出为3．3V时，对应 图3．44功率管I．v特性曲线 由文献【4l可以知道，对于低压MOSFET，导通电阻已经降N2mQ以下，而且 是在逻辑电平下驱动即可．目前各电子生产商正在设法进一步消除MOSFET的体 二极管的导通及反向恢复问题，所以功耗会越来越小。 3．13本章小节 至此，高效同步降压式DC／DC控制芯片的设计已经基本完成。本章从分析整 个芯片的工作原理入手，简单介绍了该芯片的工作过程和功能组成模块，提出芯 片的总体设计思路；接着分别对各个功能块按照一定的性能指标进行了电路结构 设计和功能仿真，功能基本正确，性能指标也基本达到要求，最后对功率管的设 计要求进行了分析。 第四章版图设计 51 第四章版图设计 集成电路的版图是指制造集成电路时所用的掩模版上的几何图形。集成电路 的版图和集成电路的概念是一起产生的，可以说没有版图就没有集成电路。集成 电路版图设计是实现集成电路制造所必不可少的设计缓解，它不仅关系到集成电 路的性能、成本和功耗，而且也会极大程度地影响集成电路的功能能否实现。模 拟电路的版图设计从平面布局到各器件的几何图形的设计都十分的“讲究’’，需 要考虑许多在数字集成电路中不太考虑的问题。本章对高效同步降压式D唧控 制芯片进行了版图设计及详细分析。 4．1兼容工艺 早期的CMOSI艺的N阱工艺和P阱工艺两者并存发展，但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为 常用工艺。另外由于本文中设计的带隙基准中电流镜都是用双极器件，所以工艺 为BiCMOS工艺，在整个芯片中基准的应用很多，也很重要，影响BiCMOS电路性 能的主要是双极型器件【291，所以设计版图时采用下面的工艺结构能够很好的提高 双极型器件的性能。 I。PNP NMOS pMOS 图4．1器件结构剖面图 用P型材料做衬底，在N型外延层上集成晶体管，N型外延层被P+隔离成不同的 岛，使双极型器件和CMOS器件做在不同的岛内，P+隔离槽接整个系统的最低电位 即GND，形成反向偏置的PN结，对每个岛之间进行隔离，消除双极型器件对整个 芯片的影响。CMOS器件岛中N型外延接模块中的最高电位VDD，P阱接该模块中 的最低电位V§，也是形成反向偏置的PN结，以减小各模块中的寄生效应。 下面给出兼容的集成电路工艺主要流程：衬底制备(P型衬底)、氧化、光刻 掩埋层、掩埋层矿掺杂、氧化、光刻隔离区、隔离槽P+掺杂、去除Si02、生长外延 层、 N外延上氧化、P阱区光刻、P阱掺杂、去除Si02、长薄氧和淀积Si3N4掩膜、 52 高效同步降压式DC／DC控制芯片的研究与设计 有源区光刻、长场氧、双极晶体管的基区和发射区扩散、长栅氧、光刻多晶硅、N 沟MOS管源漏区光刻、N沟MOS管源漏区掺杂、P沟MOS管源漏区光刻、P沟MOS 管源漏区掺杂、引线孔光刻、互连线光刻、钝化孔光刻． 4．2版图布局布线要求 电路的版图布局、单元配置和布线一般有以下几个要求【301： (1)布局要合理 布局是否合理将对许多指标产生重要影响，考虑布局合理性的标准是：各引 出端的分布是否与有关电路兼容(即要通用)；有特殊要求的单元(如输入对管 等)是否作了合理的安排；布局是否紧凑；温度分布是否合适。 (2)单元配置适当 即逻辑门乃至管子的布局方向要合适，它不仅包括单元具体形状的确定，也 包括单元方位的选择。例如，对于一定尺寸的管子或反相器，究竟画成什么形状， 按什么方向安放，可有多种方式，不同做法将对电路性能、芯片面积紧凑程度、 连线长度等产生很大影响。由于CAD已广泛用于集成电路的版图设计，所以在设 计中应尽量使用重复单元，以便于计算机辅助设计和查错。 (3)布线要合适 这点在MOS版图设计中较为重要，这不仅是因为电路中布线所占的面积往往 是其元件面积的好几倍，而且小尺寸MOSFET构成的电路级延迟是很小的，此时 布线的常数将是电路工作速度的主要限制因素。对于硅栅MOS集成电路， 由于已经有了两层一层半)布线，通常不再把避免或减小布线交叉作 为重要的布线指标。 另外，在版图设计中的一些常识性的问题要注意： (a)poly只能用于信号线的连接；最小化，特别是高阻抗节点之间 的连接； (c)采用对称结构，如果有必须应采用中心对称方式： (d)注意匀称， 比如等高，均匀摆放，特别注意有源器件； (e)分开输入，输出线，避免出现回 路； (f)使用规则的图形、保持layout的方向一致。 4．3元器件的匹配 4．3．1电阻和电容的匹配 大部分集成电阻电容有±20％一±30％的误差，这些误差比相应的分立器件大 得多，但这并不会阻止集成电路向着高度精确匹配的方向发展。集成电路的所有 器件都制作在同一个硅片上，所以它们经历的工艺条件相似。如果一个器件的值 RC时间(有时也叫(b)布线 第四章版图设计 53 增加T10％，那么所有类似的器件都会有相似的增加。在同一集成电路中两个相似 器件的比率可以优于±1％，在很多情况下甚至优于±O．1％。为获得确定的常数比 率而专门制作的器件称为匹配器件。 (1)电阻的匹配 由于电阻值是其方块阻值与宽长比的乘积，而方块阻值会随温度与工艺的变 化而变化，制作绝对精确宽长比的电阻也是不现实的，因此通常采用电阻与电阻 的比值得到较为精确的电压值。而要得到比较精确的电阻比就要使电阻与电阻相 匹配，减小因温度与工艺等因素引起的偏差，即设计匹配器件的一个主要目的就 是使它们对引起系统偏差的各种原因不敏感。 电阻比例要求严格的电阻通常由相同的单位电阻通过串联和并联构成，取相 同的宽长比，周围环境也尽量保持一致。周围环境保持一致通常采用的方法是： 在所要求匹配的电阻周围用“虚拟一电阻包围起来；在电阻周围加隔离岛使其与 其它器件相隔离；如果允许的话，在电阻上面覆盖一层金属，使其不会受其它走 线或噪声的干扰。 要使电阻相匹配通常可采取以下方法【31l： 1．匹配的电阻用相同的材料制作； 2．匹配的电阻应具有相同的宽度； 3．电阻值要足够大； 4．匹配电阻要足够宽； 5．尽量使用相同的电阻图形； 6．沿同一方向摆放匹配的电阻； 7．匹配电阻要邻近摆放： 8．避免采用较短的电阻段； 9．匹配器件要远离功率器件： 10．首先采用多晶硅电阻而非扩散电阻等等 (2)电容的匹配 任意两个电容C1和C2间的失配为： s6 I (4．1) 匹配电容中的较小者对失配起主要作用，这说明不宜采用大电容比例，如果 较小的电容被做得很大以保证合理的匹配，那么较大的电容就会消耗过多的面积。 所以只要可能，电路中应该避免使用大比例的匹配电容。 构造匹配电容的一般原则： 1．匹配电容应采用相同的图形； 54 高效同步降压式DC／DC控制芯片的研究与设计 2．精确匹配电容应该采用正方形； 3．使匹配电容大小适当； 4．匹配电容相邻摆放： 5．匹配电容应远离功率器件等 在实际设计中电阻和电容的匹配还有很多方法，在此不一一赘述。 4．3．2器件的匹配 在电路设计中所考虑的重点是电特性，在设计中经常要求器件之间应满足某 种配合关系。MOS晶体管的尺寸、形状和方向都会影响它们的相互匹配。各种模 拟电路中都会用到匹配MOS晶体管，有些电路(比如差分对)主要利用栅源电压 的匹配，而其它电路(如电流镜)则利用漏极电流的匹配。优化电压匹配所需的 偏置条件与优化电流匹配所需的偏置条件不同。可以优化MOS晶体管的电压匹配 或者电流匹配，但不能同时优化两者。大尺寸晶体管比小尺寸晶体管能够更精确 的匹配，这是因为栅极面积的增大有助于减小局部不规则影响。长沟道晶体管比 短沟道晶体管匹配得更精确，这是因为沟道变长减小了沟道长度调制效应的影响。 方向一致的晶体管比方向各不相同的晶体管匹配得更精确，这是由于单晶硅是各 向异性所致。例如，要求两个MOS管匹配，两个MOS管宽长比成比例，以及比例 电阻，比例电容等。电路设计中往往假设只要器件的参数符合要求，则电路的特 性就将达到设计指标。 器件个体或匹配体的版图设计问题是要解决具体器件在形状、方向、连接以 及匹配器件在相对位置、方向等方面的问题。因为工艺与材料特性等方面的原因， 几何形状和尺寸相同的器件在制作完成后并不一定完全相同，也就是说，工艺过 程将引入器件的失配和误差。因此，在个体器件和匹配体器件的版图设计时必须 充分地考虑失配和误差问题，通过版图设计避免或减小失配或误差。 例如，以MOS管为例对匹配性加以说明。。 MOS管的匹配主要是考虑差分对以及电流镜偏置的匹配。 源，漏注入 l|l| I||t l l|| |l l t t● l|l l l l 阴影区 图4．2由注入倾斜造成的栅极阴影区 MOS失配主要是由一种称作“栅阴影’’的细微效应决定的。如图4．2所示，在 第四章版图设计 55 离子注入时如果注入离子束是对准晶轴方向，离子就会在晶片中渗透很深，造成 很明显的“沟道效应”，影响晶体管的性能，因此通常要将注入(或晶片)倾斜 7N9。。这样栅极多晶硅就会阻挡一部分离子，形成阴影区。结果，在源区和漏区 有一窄条区，它接收的注入较少，从而在注入区退火后，使源区和漏区边缘的扩 散产生了细微的不对称。所以考虑到这种“栅阴影”效应，如图4．3所示的差分对， 如果阴影区出现在源区(或漏区)，那么这两个器件不会因阴影导致不对称。 一廿蟊耩{擎㈡孽舞自||图 图4．3(a)差分对；(b)M1和M2的栅极取向不同的版图；(c)栅极在一条直线上的版图；(d)栅平行 排列的版图 4．4寄生参数的考虑 由于所用工艺主要为CMOS工艺，CMOSSE艺基本上都是制作在同一个隔离岛 内，所以寄生也就无处不在，我们无法消除这种寄生现象，也无法对其视而不见。 如果忽略它的话，可能对电路分析造成偏差，不能反映真实情况。寄生不只是存 在于某一层与N阱之间，还存在于层与层之间，层与层的侧面之间等等。一般来说 分为下面几种情况： 寄生电阻存在于元器件之间的相互连线或连线与过孔之间。 寄生电容存在于平行线或相互交叉的连线之间。 不相匹配的元器件源于不规则的版图设计。 所以为了减少寄生对电路的干扰，在版图设计时就要注意：使版图尺寸尽量 小，不要四处布线，杂乱无章，连线尽量短，也不要在MOS管或重要电路上走线 等。 4．5本章小结 本章首先阐述了该控制芯片的兼容工艺的结构选择和工艺流程，随后介绍了 版图设计的布局合理、单元配置适当、布线合适等要求，接着分析了元器件的匹 配规则、并给出了寄生参数的考虑，最后结合这些工艺，进行了整体电路的版图 设计，具体版图见附录。 第五章总结与展望 第五章总结与展望 本文设计的高效同步降压式DC／DC控制芯片是本着开关稳压电源的发展总趋 势而完成的，该芯片设计符合当今开关电源的主流产品的应用要求。下面针对此 次毕设论文的成果和不足进行一下简单总结并展望下一步的工作。 5．1总结 此芯片设计通过Cadence仿真验证，取得了以下研究成果：1．完成了一种高增 益宽带宽误差放大器的设计；2．稳压电路、带隙基准电压源和基准电流源具有好的 温度特性和电源抑制比；3．设计的占空比为10％的高频窄脉宽振荡器，可有效的 同步于500KHz．1MHz的外部时钟，并可由PWM模式自动切换至PFM模式，且具有 一定的限流作用；4．设计了峰值电流采样转换电路和分段线性斜坡补偿电路，很好 的实现了系统稳定性要求；5．设置了合适的死区时间控制电路和电平位移电路，保 证电路正常工作的同时，保持了高效率。 该电路集成了过压过流欠压等保护电路，使系统有了智能化的功能。： 该芯片的一个优点是内部集成输出功率管，给使用带来很大方便，仅需要很 少的外围器件就可以正常使用。但是因为输出电流比较大，管子工作时，等效电 阻发热，发热程度与通态电阻Rds 和导通时漏极电流有关，因此必须适当选取 这两个参数，以便将热效应控制在_o—n个可以接受的范围内。所以功率管本身导通 时的功耗是设计必须要考虑的。功率管在导通时电阻越大，则消耗的功率越大， 所以对输出电阻有严格的要求。 电路中也存在一些不足之处，控制电路采用的是3．3V电压设计的，从功耗角 度讲，不是很优化，接下来的可以采用2V甚至更低的电源电压来优化设计；基准 部分可以采用二次补偿使温漂更加小，适应多环境的需求等。 根据设计的模块单元电路及参数，按照版图设计指标要求采用LEDIT完成了该 芯片的版图设计。 5．2展望 电路的功能已经正确无误，接下来可以进一步优化设计，使整体电路系统功 能优化，从而减小版图面积，节约成本。 本文设计的芯片主要应用在非隔离系统中，接下来也可以在电路结构参数方 面进行改进，使之能用在隔离系统中。 从工作频率上看，电路的工作频率受功率器件的限制，可以采用工作频率更 58 高效同步降压式DC／DC控制芯片的研究与设计 高的功率器件结构来提高DC／DC变换器控制芯片的工作频率。 另外，在电路设计中还或多或少的 用到了电阻，如果能够将采用的电阻全部 换为有源器件，那么会减小芯片的面积，降低成本。 致谢 59 致谢 本论文能够顺利完成，首先要感谢的就是我的指导老师吴玉广教授，他活跃 的教学思维、广阔的理论视野、丰富的树人经验，让我受益匪浅。在每一次与吴 老师的学术交流和讨论中，都会使我对问题有更深一层的理解。吴老师为我们营 造了一种宽松而又不失严谨，开放而又不乏独立的科研环境，我真心的谢谢我的 指导老师吴玉广教授；同时也感谢师母对我们的关心与照顾。 同时也要感谢同实验室的张志平师姐和黎文福师兄在我科研入门阶段给予的 许多指导和帮助，使我能够较快的进入做与电路系统有关的毕设研究中；感谢王 大鹏师兄，这期间有任何问题都可以随时帮我解答，教会我使用各种相关软件； 感谢何凤琴师姐在模块电路设计等方面给予的诸多指导。 这里我也要感谢同实验室的同学刘成、欧阳纯粹、张上洋、孙超科、朱亮、 吕杰、张博、潘宇以及实验室所有的师弟师妹们还有我的好朋友刘静，与他们的 学术交流中，开阔了我的视野，并进一步让我意识到团队合作的重要性，也感谢 他们在我读研阶段给我带来的无尽的快乐。最后，忠心的感谢我的父母多年来给予我无微不至的关怀和学习生活上的支 持，教会了我做人的道理，他们是我坚强的后盾。感谢我的弟弟和彭绍泉多年来 对我物质生活和精神生活的支持和鼓舞，使我化困难为动力，努力积极的面对生 活。 参考文献 61 参考文献 【1】长谷川彰著何希才译．开关稳压电源的设计与应用【M】．第1版．北京：科学 出版社．2006，8．pl一13 John Stratakos．\"High—Efficiency Conversion for Portable 【2】Antony Low-Voltage DC—DC of California,Berkeley．1998 Applications”．PHD Dissertation，University 【3】宋辉淇林维明．同步整流技术的特点与分析比较【J】．开关电源技术．2006，1． pll一14 【4】李龙文．DC-DC变换技术的现状及未来【J】．电源世界．2007，1．pl-6 【5】陈敏吴金．采用ZVS条件控制的DC-DC同步整流技术【J】．电子器件．2004，3．第三期．p429-431 【6】李龙文．开关电源技术四大趋势阴．行业综述(摘自‘中国电子 报》)．2006x．5 【7】王志刚主编．现代电子线路(下册)【M】．第4版．北京：清华大学出版社．2003，10．p401 【8】曲学基王增福曲敬铠．稳定电源电路设计手册【M】．第3版．北京·电子工业出版社．2003 【9】毛振峰．电流模式降压型DC-DC转换器的设计【D】．四川大学硕士学位论文．2006 【10】林辉王辉主编．电力电子技术【明．第1版．武汉：武汉理工大学出版社．2002，3．p154-160 【1 1]Volkan Kursun，Siva G．Narendra,Vivek ILDe，Eby G．Firedman”LOW-Voltage—Swing Monolithic de-de Conversion’’IEEE Transactions On Circuim And System-ll：Express Briefs．May，2004 V01．51．NO．5 【12】【美】毕查德·拉扎维著陈贵灿等译．模拟CMOS集成电路设计【M】．第一版．西 安：西安交通大学出版社．2003，2．p246．251 【13】编辑部文章．稳压器的分类【J】．电源世界．2006，2．p56 【14】闰海鹏李平罗和平．一种电流镜型的BICMOS带隙基准电压源【J】．今日电子．2006，12．p34·36 【15】Antony John Stratakos，Seth R．Sanders．Robert W．Broderscn．”A Low—VoltageCMOS DGDC Convener for a Portable battery-operated system\"．IEEE PESC’94Record．25th Annual．Page：619—626 V01．1 【16】周松明高明伦杨盛光．低压差(LDO)线性稳压器结构的改进【J】．电子测量技术．2006，6，第29卷第3期．p146．147 ．px．禾 62 高效同步降压式DC／DC控制芯片的研究与设计 【17】Wang Zongmin Zhu Xiaofci Chen Lei．“low voltage high performance bandgap reference in shandard cmos technology”．IEEE Int．Workshop VLSI Design&Video Teeh．Suzhou China．May28—30，2005 【18】王松林郑重来新泉．一种可外同步应用的CMOS弛张振荡器【J】．微电子 学．2007，2，第37卷第1期．p136．143 【19】阎石主编．数字电子技术基础【M】．第4版．北京：高等教育出版 社．2003，4．p159-163；p186-208 【20】于宏业．高频DC／DC数字变换器的相关研究【D】．中国学位论文全文数据库．复 旦大学硕士学位论文．2006，9 o 【21】C．LAROUCId．P．DIDIER,ALDEBERT,“Optimal Design of a Synchronous dc-dc Converter Using Analytical Models and a Dedicated Optimization Tool一， IEEE2003，lap．1623—1628 【22】邵丙铣郑国祥．MOS集成电路的分析与设计【M】．第一版．上海：复旦大学 出版社．20029．p42-45 【23】任俊．一种低功耗电流模式开关电源电路的研究【D】．电子科技大学硕士学位 论文．2006，3 【24】田锦石王松林来新泉．峰值电流控制模式中的分段线性斜坡补偿技术【J】．电 子器件．20069，第29卷第3期．p864-873 f25】来新泉郭仲杰张倩．可提高Buck型DUDC转换器带载能力的斜坡补偿设计 【J】．微电子学．2007，2，第37卷第1期．p33-37 【26】张志平．电流型脉宽调制器的研究【D】．西安电子科技大学硕士学位论 文．2006，3 【271 Khalid H．Abed,Kim Y．Wong,Marian K Kazimierczuk，“Implementation of Novd Low·Power Driver for Integrated Buck Converter\"，IEEE 2005，ppl757·1760 【28】M．Manolarou，G．Kostalds and S．N．Manias，“Inrush current limiting technique for low-voltage synchronous DC∞C COllverters',IEE Proe．一Electr．Power Appl．，V01．152， No．5，September2005，ppl179-1 183 【29】Alan Hastings著，张为等译．模拟电路版图的艺术【M】．第二版．北京·电子 工业出版社．2007，4．p157．p191 【30】赵春波．脉宽调制功率放大器的设计【D】．西安电子科技大学硕士学位论 文．2005，3 【31】S．K．Baranwal Amit Patra Barry Culpepper．“self oscillating control of a synchronous DC-DC buck converter\"．IEEE Power Electronics Specialists Conference Aachen，Germany．2004，p3671-3674 ， ， 研究成果 研究成果 王晓晓，吴玉广 “基于动态阈值PMOS的全差分运算放大器一微计算机信 息(中文核心期刊)将于2008年8月刊登 附录 65 附录 因篇幅问题不能全部显示，请点此查看更多更全内容