一种单级长延时电路的设计

研究与设计　ｄｏｉ：１０．３９６９０。ｉｓｓｎ．１５６３－４７９５　２０　１２。０１　《Ｊ０６　一种单级长延时电路的设计　罗　前，黄晨，袁蕊林　（电子科技大学电子薄膜与集成器件国家重点实验室，四川　成都　６１００５４）　摘　要：设计了一款单级长延时产生电路。此长延时产生电路，对输入的低脉宽宽度没有要　求，一次展宽到位，同时通过精准的电流源设计，采用工艺偏差比较小的电容，消耗极小的　版图面积，提高了信号精度。电路在ＴＳＭＣ０．３５微米工艺得到验证，达到设计效果。　关键词：延时；脉宽；异步时序；只读存储器　调查显示，在整个世界范围内．存储器芯片　址检测信号。再使用地址检测信号产生一些列错　的交易大概占了半导体交易的三分之一，存储器　成为数字产品中重要组成部分。存储器的存储速　度、功耗成为存储器芯片研发中重要指标。存储　器电路根据不同的应用和不同的存储方式分成了　各种不同的种类，包括ＳＲＡＭ，ＤＲＡＭ，ＲＯＭ．Ｅ—　开的时序控制信号，控制信号分别对预充电电路、　基本存储单元、灵敏放大器、输入输出锁存器进　行异步时序控制。控制信号需要进行延迟处理、　展宽处理和错位处理。因存储器的容量的急剧增　大，每一位线上带的基本存储单元也相应增加，　存储位线上的电容变得显著，导致灵敏放大器读　写时间增加。因此预充电的工作和灵敏放大器的　工作需要更宽的电平脉冲．同时灵敏放大器的脉　冲要在预充电脉冲之后。用ＲＣ延时产生展宽脉宽，　ＰＲＯＭ，ＦＬＡＳＨ和ＦＲＡＭ　ｆ　等。随着电子设备的发　展，电子设备的存储容量越做越大．存储密度也　越来越高。存储密度的不断发展，快速推动了半　导体工艺的发展，使半导体工艺的特征尺寸越做　越小。同时存储器基本单元结构也不断创新和缩　小，从典型的８Ｔ、６Ｔ到一个单管。　每一级最多展宽到输入信号脉宽的两倍。需要多　级展宽才能得到适合的宽脉宽。并且用ＲＣ产生长　随着特征尺寸的减小，芯片存储密度的增大，　存储器读写速度的不断提高，存储器读写时位线　上的寄生电容越来越成为芯片读取速度的关键。　延时信号需要几级ＲＣ电路且每一级ＲＣ之间还需要　有缓冲器，同时输入脉冲不能太窄，否则状态容　易在不同的工艺角Ｉ３］上出现飘掉的可能。同时多级　大的位线电容导致读取数据时，电容的充放电变　得缓慢，严重制约着存储器读写速度。现在大规　的ＲＣ消耗比较大的芯片面积。本文在分析传统多　级ＲＣ输入低脉冲展宽电路原理基础上，用单级的　思想设计了单级长延时电路。　模的存储器的数据读写，一般都需要上下预充电　和灵敏放大器的参与。灵敏放大器的类型分为：　电压灵敏放大器和电流灵敏放大器［２１。上下预充电　ｌ　传统多级ＲＣ输入低脉冲展宽电路　１．１传统低脉冲展宽电路原理分析　和灵敏放大器的应用使存储器的读写一般都采用　异步时序进行渎写。先通过地址检测器，产生地　传统低脉冲展宽电路如图ｌ所示，输入　ｉ　为低　收稿日期：２０１１－０７—２１　的窄脉冲，令其脉冲宽度为　ｉ　，第一级的输出　。，　研冤与设计：≯　否　ｃ，　ｃ　一　图１传统多级ＲＣ低脉冲展宽电路　令其脉冲宽度为　。，第二级的输出　，令其脉冲　宽度为　：，第　一１级的输出为　ｉ　令其脉冲宽度为　，最后输出脉冲，另其脉冲宽度为　０Ｕｒ。　则经过第一级的脉宽展宽为：Ｗ．＝　ｉ　＋Ｒ　Ｃ　且　Ｒ　ｌＣ１＜　ｉ　。　经过第二级的脉宽展宽为：Ｗ：＝　。＋　Ｃ：且　２Ｃ２＜　ｌ。　经过第渤￡的脉宽展宽为：Ｗ　＝　＋Ｒｉ一。Ｃｉ一。且　ｉ一１Ｃｉ一１＜　ｉ＿２。　最后输出脉宽展宽为：Ｗ（）Ｉ＂＝　ｉ—ｌ＋尺ｉＣｉ且尺ｉＣｉ＜　ｊ—ｌ　由上面分析可知．多级ＲＣ输入低脉冲展宽电　路，首先对输入脉冲宽度有要求，如果输入脉宽　太窄．比如说ｌｎｓ的延时，则要得到１２ｎｓ的脉宽至　少要４级。且每一级的ＲＣ延迟要小于这级的输入低　脉冲宽度，否则产生的输出脉宽在中间将断开，　分成两个相隔的输入低脉冲，同时如果　低脉冲　太窄。则不能使电容的电压充到使反相器状态发　生翻转的最低高电平处．则与门的一端输入一直　为高，另一端为　ｉ　，因此不能使输入的窄脉冲发　生展宽。　此ＲＣ多级脉宽展宽电路，需要耗费比较大的　芯片版图面积。下面假设输入为ｌｎｓ的低脉冲，５级　ＲＣ延时展宽电路，仿真得到的结果如图２。　图２　１ｎｓ低脉冲经５级ＲＣ展宽电路展宽后的波形输出　可知窄的低脉冲需要多级才能展开到一定的　脉冲宽度，而且每一级必须保证ＲＣ延迟小于输入　脉冲本身的宽度，否则输出脉冲不能连续。　２单级宽脉宽产生电路原理图　单级宽脉宽产生电路如图３所示，基本工作原　理如下：输入　。　为低态时，Ｐ１管导通，结点２被拉　到高电平，结点３变为低电平，　管关断，同时结　点６变为高电平使Ⅳ２管导通，将结点４拉低，此时输　出电压　变为低电平。当　变为高态时，结点６　的电平变低，Ⅳ２管关断，结点２，３的状态保持不　变，Ⅳ３管任然关断，此时恒定电流源，眦对电容Ｃ　进　行充电，当电容Ｃ。充电到　时，反向器状态开始　翻转，充电到使反相器状态完全翻转时，结点５变　为高电平，Ⅳ．导通，结点２被拉低，Ｉ，　变为高电　平。这样实现了低脉冲被锁到　，只有电容Ｃ　被　充电到一定值时，输出　才发生翻转。　图３单级长延时产生电路　令Ｃ。被充电到　时，　从低变高，充电时间　为　，输ＪｋＶ　低脉冲宽度为　，输出低脉冲宽度　为　ｏＵＴ，则有：　，Ｄｃ　＝Ｃｌ　ｃ　Ｔ　＝Ｃ　ＶｄＩＤｃ　０ｕＦ　ＩＮ＋　可以通过增大Ｃ。，减小　，　增大，从而使　吼　大，实现一级低脉冲展宽，且对输入脉宽的　没有要求，很窄的输入脉冲也能直接被展到很宽。　图４是该单级宽脉宽产生电路的仿真波形。　从仿真结果可知，输入一个ｌｎｓ的低脉冲经过　该电路直接展宽为ｌｌｎｓ，而且展宽的宽度可以根据　具体的要求，通过调整，Ｄｃ、Ｃ。实现。且通过设计高　精度，ｍ可以使延长做的很精准。　３　结束语　本文设计的单级长延时产　（下转第３８页）　。　ｔ　用兀葡仟　仿真结果，其中Ｖ　＝７Ｖ，ＯＳＣ的振荡周期为５０ｎｓ，　Ｓｏｌｉｄ—Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００６，４１ｆ５）：１　１００－１　１０７．　结点ｃ的电压即为输出电压，当电源电压为４Ｖ时．　［２】　Ａ．Ｒｉｃｈｅｌｌｉ，Ｌ．Ｍｅｎｓｉ，Ｌ．Ｃｏｌａｌｏｎｇｏ，ｅｔ　ａ１．Ａ　１．２Ｖ一５Ｖ　Ｈｉｇｈ　经过１５０ｎｓ，我们就得到稳定的输出电压７Ｖ，而且　Ｅｆｉｆｃｉｅｎｃｙ　ＣＭＯＳ　Ｃｈａｒｇｅ　Ｐｕｍｐ　ｆｏｒ　Ｎｏｎ——Ｖｏｌａｔｉｌｅ　Ｍｅｍｏ・・　其内部峰值电压　一只有９．５Ｖ；当电源电压为３．３Ｖ　ｒｉｅｓ．Ｉｎ：Ｍａｇｄｙ　Ｂａｙｏｕｍｉ．Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　２００７　Ｉｎｔｅｒｎａ—　时，电荷泵依然能够正常工作，ｔ＝１００ｎｓ时．我们　ｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　Ｏｌｌ　Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ．Ｎｅｗ　Ｙｏｒｋ：　ＩＥＥＥ．２００７．２４１１－２４１４．　得到稳定的输出电压７Ｖ，其内部峰值电压　一为　［３】　Ｊｏｎｇｓｈｉｎ，Ｉｎ—Ｙｏｎｇ　Ｃｈｕｎｇ，Ｙｏｕｎｇ　Ｊｕｎｅ　Ｐａｒｋ，Ｈｏｎｇ　Ｓｈｉｃｋ　８．８Ｖ　Ｍｉｎ”Ａ　Ｎｅｗ　ｃｈａｒｇｅ　Ｐｕｍｐ　ｗｉｔｈｏｕｔ　ｄｅｇｒａｔｉｏｎ　ｉｎ　ｔｈｒｅｓｈｏｌｄ　４　结束语　ｖｏｌｔａｇｅ　ｄｕｅ　ｔｏ　ｂｏｄｙ　ｅｆｆｅｃｔ”ＩＥＥＥ　Ｊ．Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，　ｖｏ１．３５，ＰＰ１２２７—１２３０，Ａｕｇｕｓｔ　２０００．　本文详细介绍ＴＤＩＣＫＳＯＮ电荷泵的工作原理．　［４］　Ｊａｅ—Ｙｏｕｌ　Ｌｅｅ，Ｓｕｎｇ－Ｅｕｎ　Ｋｉｍ，Ｓｅｏｎｇ－Ｊｕｎ　Ｓｏｎｇ，ｅｔ　ａ１．Ａ　ｒｅｇｕｌａｔｅｄ　ｃｈａｒｇｅ　ｐｕｍｐ　ｗｉｔｈ　ｓｍａｌｌ　ｒｉｐｐｌｅ　ｖｏｌｔａｇｅ　ａｎｄ　ｆａｓｔ　分析其优缺点，并提出了一种新型的大电流负载　ｓｔａｒｔ—ｕｐ．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ—Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００６，４１　电荷泵。该电荷泵具有低上升时间和低电源电压　（２）：４２５－４３２．　等特点，非常适合应用于ＯＴＰ存储器的编程电路。　【５】　Ｂｅｚａｒｄ　Ｒａｚａｖｉ．Ｄｅｓｉｇｎ　ｏｆ　Ａｎａｌｏｇ　ＣＭＯＳ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　参考文献　［Ｍ］．Ｂｏｓｔｏｎ：ＭｃＧｒａｗ　Ｈｉｌｌ，２００　１．　作者简介　［１】　Ｍｉｎｇ—Ｄｏｕ　Ｋｅｒ，Ｓｈｉｈ－Ｌｕｎ　Ｃｈｅｎ，Ｃｈｉａ＿Ｓｈｅｒ　Ｔｓａｉ．Ｄｅｓｉｇｎ　ｏｆ　ｃｈａｒｇｅ　ｐｕｍｐ　ｃｉｒｃｕｉｔ　ｗｉｔｈ　ｃｏｎｓｉｄｅｒａｔｉｏｎ　ｏｆ　ｇａｔｅ－ｏｘｉｄｅ　ｒｅｌｉａ—　张颉夫（１９８８—１，在读硕士。主要研究方向：大规模集　ｂｉｌｉｔｙ　ｉｎ　ｌｏｗ—ｖｏｌｔａｇｅ　ＣＭＯＳ　ｐｒｏｃｅｓｓｅｓ．ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　成电路的设计。　（上接第ｌ９页）　参考文献　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｉｎｄｕｓｔｒｙ　Ａｓｓｏｃｉａｔｉｏｎ．Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｃｈ—　ｎｏｌｏｇｙ　Ｒｏａｄｍａｐ　ｏｆｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．２００４，ＩＴＲＳ’２００４．　［２］　Ｂｅｒｋｅｌｅｙ　Ｐｒｅｄｉｃｔｉｖｅ　Ｔｅｃｈｎｏｌｏｇｉｃａｌ　Ｍｏｄｅｌ（ｂｐｔｍ）．　【３】　钟晓征．高速集成电路片内的电磁建模和参数提取研　究．成都：电子科技大学【博士学位沦为】２００２．１３—１４．　【４１　Ｓｕｎ　Ｌｉｎｇｌｉｎｇ，Ｐｅｎｇ　Ｒｏｎｇ．Ｃｒｏｓｓｔａｌｋ　Ｅｓｔｉｍａｔｉｏｎ　ｉｎ　Ｄｅｅｐ　Ｓｕｂ—　ｍｉｃｒｏｎ　ＶＬＳＩ．Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒ　ｅｎｃｅ　ｏｎ　Ｍｉｃｒｏｗａｖｅ　ａｎｄ　ＭｉｌｌｉｍｅｔｅｒＷａｖｅＴｅｃｈｎｏｌｏｇｙＰｒｏｃｅｅｄｉｎｇ．２００４，８．８９１—８９４．　［５］　Ｒａｇｕｒａｍａｎ　Ｖｅｎｋａｔｅｓａｎ，Ｊｅｆｆｒｅｙ　Ａ．Ｄａｖｉｓ　ａｎｄ　Ｊａｍｅｓ　Ｄ．　Ｍｅｉｎｄ１．Ｃｏｍｐａｃｔ　Ｄｉｓｔｒｉｂｕｔｅｄ　ＲＬＣ　ｌｎｔｅｒｃｏｎ　ｎｅｃｔ　Ｍｏｄｅｌｓ—　图４单级长延时产生电路仿真　Ｐａｒｔ　ＩＶ：Ｕｎｉｉｆｅｄ　Ｍｏｄｅｌｓ　ｆｏｒ　Ｔｉｍｅ　Ｄｅｌａｙ，Ｃｒｏｓｓｔａｌｋ，ａｎｄ　Ｒｅ—　生电路．在ＴＳＭＣ０．３５微米工艺［６１得到验证，用了极　ｐｅａｔｅｒ　Ｉｎ　ｓｅｒｔｉｏｎ．ＩＥＥＥ　ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ．　小的版图面积。此长延时产生电路，对输人的低　２００３，５０（４）．１０９４－１　１０２．　脉宽宽度没有任何要求，而且一次展宽到位。同　【６］　孙加兴，叶青，周玉梅等．互连线间容性串扰对延迟的影　响．固体电子学研究与进展，２００５，２５（３）；４２６—４２１　时可以通过设计精准的电流源和利用工艺偏差比　较小的电容提高精度。此电路运用在异步时序控　作者简介　制信号产生电路里非常实用，随温度变化和工艺　罗前ｆ１９８７一），男，硕士研究生。主要研究方向：高密　角变化相对较小。　度高可靠性存储器设计和开关电源设计。